组合逻辑电路 组合逻辑电路分析.pptx

《组合逻辑电路 组合逻辑电路分析.pptx》由会员分享，可在线阅读，更多相关《组合逻辑电路 组合逻辑电路分析.pptx（56页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。4.掌握可编程逻辑器件的表示方法,会用PLD实现组合逻辑电路4 组合逻辑电路第1页/共56页组合逻辑电路的一般框图Li=f(A1,A2,An)(i=1,2,m)工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元 序 关于组合逻辑电路第2页/共56页二.组合逻辑电路的分析步骤：4.1

2、 组合逻辑电路分析1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的逻辑功能。一.组合逻辑电路分析第3页/共56页 三、组合逻辑电路的分析举例 例1 分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2.列写真值表。3.确定逻辑功能：解：电路具有奇校验功能如要实现偶校验，电路应做何改变？4.1 组合逻辑电路分析1000011101111000111011101001110010100000CBA第4页/共56页例2 试分析下图所示组合逻辑电路的逻辑功能。解：1 1、

3、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=A 4.1 组合逻辑电路分析第5页/共56页3 3、列写真值表X=A真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010 4.1 组合逻辑电路分析2 2、表达式变换第6页/共56页这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。4、确定电路逻辑功能真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1

4、 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010 4.1 组合逻辑电路分析第7页/共56页一个双输入端、双输出端的组合逻辑电一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。路如图所示，分析该电路的功能。输输 入入输输 出出ABSC00011011解：解：0 01 01 00 1半加器半加器 1.写出输出逻辑表达式写出输出逻辑表达式2.列写真值表。列写真值表。3.确定逻辑功能：确定逻辑功能：练习第8页/共56页练习第9页/共56页练习第10页/共56页练习（193页）第11页/共56页练习（193页）分析图题所示逻辑电路的功能分

5、析图题所示逻辑电路的功能第12页/共56页练习（193页）分析图题所示逻辑电路的功能第13页/共56页1 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式;二、组合逻辑电路的设计步骤 一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。4.2 组合逻辑电路的设计第14页/共56页设计原则：设计原则：最简（要求所用器件的种类和数量都尽可能少，且器最简（要求所用器件的种类和数量都尽可能少，且器件之间的连线也最少件之间的连线也最少

6、)。4.2 组合逻辑电路的设计第15页/共56页例1 1 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3 3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。4.2 组合逻辑电路的设计第16页/共56页解：(1)逻辑抽象输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信

7、号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输入输出I0I1I2L0L1L2000000110001010001001根据题意列出真值表(2)写出各输出逻辑表达式L0=I04.2 组合逻辑电路的设计第17页/共56页输入输出I0I1I2L0L1L2000000110001010001001真值表(3)根据要求将上式变换为与非形式 4.2 组合逻辑电路的设计第18页/共56页(4)根据输出逻辑表达式画出逻辑图 I0 L0 L1 I1 I2 L2&1 1 1&1 1 4.2 组合逻辑电路的设计第19页/共56页例2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采

8、用任何逻辑门电路来实现。解：(1)明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，（2 2）当输入格雷码按照从0 0到1515递增排序时，可列出逻辑电路真值表输出变量为B3、B2、B1和B0为自然二进制码。4.2 组合逻辑电路的设计第20页/共56页0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入1 1 1 11 0 0 01 1 1 01 0

9、 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入逻辑电路真值表4.2 组合逻辑电路的设计第21页/共56页(3)画出各输出函数的卡诺图，并化简和变换。33GB=2B+2G3G2G3G4.2 组合逻辑电路的设计第22页/共56页+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(=(2G3G)+2G3G1G+2G3G)+2G3G1G=3G2G 1G0B=3G2G 1G 0G4.2 组合逻辑电路的设计第2

10、3页/共56页(4)根据逻辑表达式，画出逻辑图4.2 组合逻辑电路的设计第24页/共56页某董事会有一位董事长和三位董事，就某项议题进行表决，某董事会有一位董事长和三位董事，就某项议题进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。非门设计满足上述要求的表决电路。练习练习1 解解 1)逻辑抽象。逻辑抽象。2)列出真值表；列出真值表；设：输入：设：输入：A A、B B、C C、D D，A A代表董事长，代

11、表董事长，B B、C C、D D代表董事代表董事 A A、B B、C C、D D 为为1 1表示同意，表示同意，0 0表示不同意；表示不同意；输出：输出：L L L L1 1，代表决议通过，代表决议通过，L L0 0，代表不通过。，代表不通过。4.2 组合逻辑电路的设计第25页/共56页L=AB+AC+AD+BCD输入出ABCDL00000001001000110100010101100111输入出ABCDL1000100110101011110011011110111101111111 2)2)列出真值表列出真值表 3)3)用卡诺图化简得用卡诺图化简得L L最简式最简式 BCDABAD4)4

12、)画出由与非门组成的逻辑电路。画出由与非门组成的逻辑电路。000000014.2 组合逻辑电路的设计第26页/共56页L=AB+AC+AD+BCD4)4)画出由与非门组成的逻辑电路。画出由与非门组成的逻辑电路。4.2 组合逻辑电路的设计第27页/共56页练习练习2 解解 1)逻辑抽象。逻辑抽象。2)列出真值表列出真值表;某工厂有某工厂有A、B、C三台设备，其中三台设备，其中A和和B的功率相等，的功率相等，C的功率是的功率是A的两倍。这些设备由的两倍。这些设备由X和和Y两台发电机供电，发两台发电机供电，发电机电机X的最大输出功率等于的最大输出功率等于A的功率，发电机的功率，发电机Y的最大输出的最

13、大输出功率是功率是X的三倍。要求设计一个逻辑电路，能够根据各台的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电设备的运转和停止状态，以最节约能源的方式启、停发电机。机。设备设备发电机启动：发电机启动：1 1 停止：停止：0 04.2 组合逻辑电路的设计第28页/共56页 2)列出真值表列出真值表 3)用卡诺图求输出用卡诺图求输出X、Y最简式；最简式；Y=AB+C 输入输出A B C XY00000101001110010111011100101001010101114.2 组合逻辑电路的设计第29页/共56页4)画出逻辑图画出逻辑图。Y=AB+C 4

14、.2 组合逻辑电路的设计第30页/共56页4.3 4.3 4.3 4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险产生竞争冒险的原因产生竞争冒险的原因 消去竞争冒险的方法消去竞争冒险的方法 第31页/共56页产生竞争冒险的原因 （1）如不考虑门的延）如不考虑门的延迟时间，迟时间，L=0。1冒险（2）如考虑门的延迟）如考虑门的延迟时间：时间：1 1冒险冒险1 1、1 1冒险冒险2 2、0 0冒险冒险（1）如不考虑门的）如不考虑门的延迟时间，延迟时间，L=1。（2）如考虑门的）如考虑门的延迟时间：延迟时间：0 0冒险冒险0冒险 竞争冒险就是因

15、信号传输延迟时间不同，而引起输出逻辑错误的现象。竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。“0 0冒险冒险”和和“1 1冒险冒险”统称冒险，是一种干扰统称冒险，是一种干扰脉冲，有可能引起后级电路的错误动作。脉冲，有可能引起后级电路的错误动作。第32页/共56页竞争：竞争：在组合电路中，信号经由不同的路径达到某一会合点在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的时间有先有后的现象的现象;冒险冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。输出端出现了原设计中没有

16、的窄脉冲，常称其为毛刺。3 3、冒险现象的识别、冒险现象的识别可采用代数法来判断一个组合电路是否存在冒险，可采用代数法来判断一个组合电路是否存在冒险，如果表达式能转换为：如果表达式能转换为：方法为：方法为：写出组合逻辑电路的逻辑表达式，写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（当某些逻辑变量取特定值（0 0或或1 1）时，）时，则存在则存在1 1冒险；冒险；则存在则存在0 0冒险。冒险。产生竞争冒险的原因 第33页/共56页将该式变换为将该式变换为 ，将，将AA消掉。根据这个表达式组成消掉。根据这个表达式组成逻辑电路就不会出现竞争冒险。逻辑电路就不会出现竞争冒险。若直接根据这个逻辑

17、表达式组成逻辑电路，则可能出现竞争冒险。若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。消去竞争冒险的方法 1、发现并消掉互补变量、发现并消掉互补变量 例如例如，因为因为B=C=0时，时，。第34页/共56页2.增加乘积项,避免互补项相加 ，当A=B=1时，根据逻辑表达式有CBACL+=当A=B=1时CBACL+=CBACL+=+ABCCL+=AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 消去竞争冒险的方法 第35页/共56页 2、增加乘积项、增加乘积项 消除了消除了C跳变时对输出状态的影响，从而消去了竞争冒险。跳变时对输出状态的影响，从而消去

18、了竞争冒险。当当A=B=1时，时，图图4.3.511G5输出为输出为1，G4输出亦为输出亦为1；消去竞争冒险的方法消去竞争冒险的方法 第36页/共56页3 3、输出端并联电容器、输出端并联电容器 420pF 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，其容量为可以在输出端并联一电容器，其容量为420 pF之间。致之间。致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。负跳变脉冲起到平波的作用。在对波形要求较严格时，应再加整形电路。在对波形要

19、求较严格时，应再加整形电路。消去竞争冒险的方法消去竞争冒险的方法 第37页/共56页4.4 若干典型的组合逻辑集成电路编码器译码器/数据分配器数据选择器数值比较器算术运算电路第38页/共56页 编码器(Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。编码器第39页/共56页能将每一个编码输入信号变换为不同的二进制的代码输出。如如8 8线线-3-3线编码器：将线编码器：将8 8个输入的信号分别编成个输入的信号分别编成 8 8个个3 3位二进位二进制数

20、码输出。制数码输出。如如BCDBCD编码器：将编码器：将1010个编码输入信号分别编成个编码输入信号分别编成1010个个4 4位码输出位码输出编码器的逻辑功能编码器的逻辑功能：编码器第40页/共56页编码器的分类：编码器的分类：普通编码器和优先编码器普通编码器和优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信号，否则任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。输出就会发生混乱。优先编码器：优先编码器：允许同时输入允许同时输入两个以上两个以上的有效编码信号。当同的有效编码信号。当同时输入时输入几个有效编码信号几个有效编码信号时，优先编码器能按预先设定的优时，优先

21、编码器能按预先设定的优先级别，只对其中先级别，只对其中优先权最高优先权最高的一个进行编码。的一个进行编码。编码器第41页/共56页二进制编码器的结构框图普通二进制编码器1、编码器的工作原理 I0 I1 Yn-1 Y0 Y1 1n2-I二进制 编码器 2n个 输入 n位二进制码输出 编码器第42页/共56页1、编码器的工作原理4输输入入二二进进制制码码输输出出（1）逻辑框图1）普通4 线2线编码器编码器设：编码请求：高有效设：编码请求：高有效I0的代码：的代码：00I1的代码：的代码：01I2的代码：的代码：10I3的代码：的代码：111000010000100001Y0Y1I3I2I1I0 真

22、值表11011000（2 2）逻辑功能表）逻辑功能表第43页/共56页编码器（3 3）逻辑图 该电路是否可以再简化？第44页/共56页当所有的输入都为1时，Y1Y0=？Y1Y0=00无法输出有效编码。结论：普通编码器不能同时输入两个以上的有效编码信号I2=I3=1,I1=I0=0时，Y1Y0=？Y1Y0=00编码器第45页/共56页2）优先编码器线(42 线优先编码器)（设计）（1）列出功能表输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3

23、输入为编码信号I3 I0 输出为Y1 Y03321IIIY+=33210IIIIY+=编码器第46页/共56页十个按键 输出代码控制使能标志 例键盘输入8421BCD码编码器（1）逻辑图第47页/共56页（2 2）功能表 输入输出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111

24、100001该编码器为输入低电平有效该编码器为输入低电平有效例键盘输入8421BCD码编码器第48页/共56页优先编码器CD4532的示意框图、引脚图2 集成电路编码器编码器第49页/共56页CD4532电路图8个信个信号输入号输入端端I0I71个使个使能输入能输入端端EI3个编码个编码输出端输出端 Y2Y01个编码器个编码器工作状态工作状态标志标志GS1个输个输出使能出使能标志标志EO编码器第50页/共56页 优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHL

25、LLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计GS、EO输出信号？EI=0，电路不工作，电路不工作，GS=EO=0，Y2 Y1 Y0=000 EI=1，电路工作，无有效低电平输入，电路工作，无有效低电平输入，Y2 Y1 Y0=000，GS=0，EO=1；EI=1，电路工作，输入，电路工作，输入07分别有高电平输入时，分别有高电平输入时，Y2 Y1 Y0为为07的编码输出，的编码输出，GS=1，EO=0。第51页/共56页用二片CD4532构成1616线-4-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。无编码输出000 0 0 0 0第52页/共56页。11 0 0 0 00若无有效电平输入 0 1 1 1那块芯片的优先级高？若有效电平输入111第53页/共56页。1 0 0 0若有效电平输入 1 1 1 1010第54页/共56页8421码输入余3 3码输出1 10 0例：用74283构成将8421BCD码转换为余3码的码制转换电路8421码余3码000000010010001101000101+0011+0011+0011CO算术运算电路第55页/共56页感谢您的观看！第56页/共56页