数字逻辑：同步时序逻辑.ppt

《数字逻辑：同步时序逻辑.ppt》由会员分享，可在线阅读，更多相关《数字逻辑：同步时序逻辑.ppt（53页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第四章第四章同步时序逻辑同步时序逻辑数字逻辑 第四章同步时序逻辑1/106结构模型结构模型 数字逻辑 第四章同步时序逻辑2/106数学模型数学模型l状态：能够持续一定时间阶段的本体条件。状态：能够持续一定时间阶段的本体条件。u与其他条件区分与其他条件区分u各条件间非连续各条件间非连续u状态转换是对事件的反应状态转换是对事件的反应 l现态现态Qn，次态，次态Qn+1 l输出函数输出函数 Zi=fi(x1,xn,Q1,Qr)l激励函数激励函数 Yi=gi(x1,xn,Q1,Qr)数字逻辑 第四章同步时序逻辑3/106Mealy与与Moore lMealy型型：Zi=fi(x1,xn，Q1,Qr)u

2、基于迁移基于迁移u输出依赖于状态和输入输出依赖于状态和输入lMoore型型：Zi=fi(Q1,Qr)u基于状态基于状态u输出仅依赖于状态输出仅依赖于状态数字逻辑 第四章同步时序逻辑4/106触发器触发器（flip-flop）l触发器是具有记忆功能的逻辑器件。触发器有两个输出触发器是具有记忆功能的逻辑器件。触发器有两个输出端，且在稳态时两个输出端状态刚好相反，分别用端，且在稳态时两个输出端状态刚好相反，分别用Q Q和和/Q/Q表示。表示。数字逻辑 第四章同步时序逻辑5/106基本基本RS触发器触发器 数字逻辑 第四章同步时序逻辑6/106基本基本RS触发器描述触发器描述数字逻辑 第四章同步时序逻

3、辑7/106同步同步RS触发器触发器 数字逻辑 第四章同步时序逻辑8/106同步同步RS触发器描述触发器描述数字逻辑 第四章同步时序逻辑9/106D触发器触发器数字逻辑 第四章同步时序逻辑10/106D触发器描述触发器描述数字逻辑 第四章同步时序逻辑11/106主从主从JK触发器触发器 数字逻辑 第四章同步时序逻辑12/106JK触发器分析触发器分析数字逻辑 第四章同步时序逻辑13/106JK触发器描述触发器描述数字逻辑 第四章同步时序逻辑14/106T触发器触发器（JKT）数字逻辑 第四章同步时序逻辑15/106异步输入端异步输入端l如果要使触发器初始状态为如果要使触发器初始状态为0，可由，

4、可由/RD端送入端送入0来实现；来实现；如果让触发器状态为如果让触发器状态为1，则，则/SD端输入端输入0信号。此时触发器信号。此时触发器状态变化不受状态变化不受cp影响，故称异步输入。正常工作时，和影响，故称异步输入。正常工作时，和均接高电平。均接高电平。l同步端：与同步端：与cp同步。同步。数字逻辑 第四章同步时序逻辑16/106JK触发器转换触发器转换D触发器触发器（公式法（公式法）数字逻辑 第四章同步时序逻辑17/106JK触发器转换触发器转换D触发器触发器（图形法（图形法）数字逻辑 第四章同步时序逻辑18/106T触发器转换为触发器转换为JK触发器触发器（公式法（公式法）数字逻辑 第

5、四章同步时序逻辑19/106T触发器转换为触发器转换为JK触发器触发器（图形法（图形法）数字逻辑 第四章同步时序逻辑20/106特性函数特性函数 l特性函数就是次态特性函数就是次态Qn+1的逻辑表达式，也称为次态函数。的逻辑表达式，也称为次态函数。l如：当如：当RS0时时 数字逻辑 第四章同步时序逻辑21/106激励表激励表(excitation table)l激励表又称驱动表。它表明触发器由现态转换到次态，激励表又称驱动表。它表明触发器由现态转换到次态，对其输入状态的要求。对其输入状态的要求。数字逻辑 第四章同步时序逻辑22/106状态图状态图(state diagram)l状态图是状态转换

6、图的简称。用状态转换图描述时序电状态图是状态转换图的简称。用状态转换图描述时序电路的逻辑功能，不仅能反映出输出状态与当时输入之间路的逻辑功能，不仅能反映出输出状态与当时输入之间的关系，还能反映输出状态与电路原来状态之间的关系。的关系，还能反映输出状态与电路原来状态之间的关系。状态图分原始状态图和编码状态图。状态图分原始状态图和编码状态图。数字逻辑 第四章同步时序逻辑23/106状态表状态表(state table)l状态表是状态转换表的简称。状态表和状态图在表示时状态表是状态转换表的简称。状态表和状态图在表示时序电路逻辑的实质是一样的，只是形式不同。序电路逻辑的实质是一样的，只是形式不同。数字

7、逻辑 第四章同步时序逻辑24/106波形图波形图(waveform diagram)数字逻辑 第四章同步时序逻辑25/106时序逻辑分析步骤时序逻辑分析步骤l根据给定逻辑图给出激励表并写出每个触发器的激励函根据给定逻辑图给出激励表并写出每个触发器的激励函数，即写出触发器输入信号的逻辑函数表达式。数，即写出触发器输入信号的逻辑函数表达式。l将各触发器的激励函数代入各自的特性函数中，求得次将各触发器的激励函数代入各自的特性函数中，求得次态函数。态函数。l求出求出cp作用下的给定逻辑图的状态转换图作用下的给定逻辑图的状态转换图(状态转换表或状态转换表或波形图波形图)。l（写出给定逻辑图的输出函数。）

8、（写出给定逻辑图的输出函数。）l时序逻辑功能。时序逻辑功能。数字逻辑 第四章同步时序逻辑26/106实例实例数字逻辑 第四章同步时序逻辑27/106实例实例数字逻辑 第四章同步时序逻辑28/106实例实例数字逻辑 第四章同步时序逻辑29/106实例实例数字逻辑 第四章同步时序逻辑30/106实例实例数字逻辑 第四章同步时序逻辑31/106实例实例数字逻辑 第四章同步时序逻辑32/106实例实例数字逻辑 第四章同步时序逻辑33/106实例实例数字逻辑 第四章同步时序逻辑34/106实例实例数字逻辑 第四章同步时序逻辑35/106时序逻辑设计步骤时序逻辑设计步骤l第一步，分析设计要求，建立原始状态

9、图和状态表。第一步，分析设计要求，建立原始状态图和状态表。l第二步，进行状态化简。以便消去多余状态，得到最小第二步，进行状态化简。以便消去多余状态，得到最小化状态表。化状态表。l第三步，进行合理的状态编码。也就是将用数字或者符第三步，进行合理的状态编码。也就是将用数字或者符号表示的状态，给予合理的二进制编码。号表示的状态，给予合理的二进制编码。l第四步，选择存储器件，并求出激励函数和输出函数。第四步，选择存储器件，并求出激励函数和输出函数。l第五步，画出逻辑图。第五步，画出逻辑图。l第六步，对所设计的逻辑电路进行必要的讨论。第六步，对所设计的逻辑电路进行必要的讨论。数字逻辑 第四章同步时序逻辑

10、36/106信号序列检测器信号序列检测器 数字逻辑 第四章同步时序逻辑37/106可重叠可重叠数字逻辑 第四章同步时序逻辑38/106不可重叠不可重叠 数字逻辑 第四章同步时序逻辑39/106状态化简状态化简 l在建立原始状态表的过程中，设置状态的目的在于：利在建立原始状态表的过程中，设置状态的目的在于：利用这些状态记住输入的历史情况，以便对其后的输入产用这些状态记住输入的历史情况，以便对其后的输入产生相应的输出。生相应的输出。l如果所设置的两个状态，对输入的所有序列，产生的输如果所设置的两个状态，对输入的所有序列，产生的输出序列完全相同，则两个状态可以合并为一个状态。这出序列完全相同，则两个

11、状态可以合并为一个状态。这就是状态化简的基本原理。就是状态化简的基本原理。数字逻辑 第四章同步时序逻辑40/106状态化简实例状态化简实例数字逻辑 第四章同步时序逻辑41/106状态化简实例状态化简实例数字逻辑 第四章同步时序逻辑42/106状态合并状态合并 l在所有不同的现输入下，现输出都分别相同在所有不同的现输入下，现输出都分别相同l在所有不同的现输入下，次态分别为下列情况之一：在所有不同的现输入下，次态分别为下列情况之一：u两个次态完全相同；两个次态完全相同；u两个次态为现态本身或者为现态交错；两个次态为现态本身或者为现态交错；u两个次态为状态对循环中的一个状态对；两个次态为状态对循环中

12、的一个状态对；u两个状态的某一后继状态对可以合并。两个状态的某一后继状态对可以合并。数字逻辑 第四章同步时序逻辑43/106蕴含表法蕴含表法 l蕴含表法又称表格法，它是一种有规律的方法。它的基蕴含表法又称表格法，它是一种有规律的方法。它的基本指导思想是：首先对原始状态表中的所有状态都进行本指导思想是：首先对原始状态表中的所有状态都进行两两比较，找出等价对；然后，利用等价的传递性，得两两比较，找出等价对；然后，利用等价的传递性，得到等价类，最大等价类；最后，建立最小化状态表。到等价类，最大等价类；最后，建立最小化状态表。l蕴含表是直角边格数相等的直角三角形网格，直角边的蕴含表是直角边格数相等的直

13、角三角形网格，直角边的格数等于原始状态表中状态数减格数等于原始状态表中状态数减1。垂直方向。垂直方向“缺头缺头”，水平方向，水平方向“少尾少尾”。蕴含表中每个小格表示一个状态。蕴含表中每个小格表示一个状态对。对。数字逻辑 第四章同步时序逻辑44/106蕴含表法化简步骤蕴含表法化简步骤 l作蕴含表。作蕴含表。l顺序比较。顺序比较。将比较的结果填入小方格内将比较的结果填入小方格内u两个状态是等价：两个状态是等价：“”u两个状态不等价：两个状态不等价：“X”u待定状态：次态对待定状态：次态对l关联比较关联比较 u对上一步骤中的待定状态追踪考察对上一步骤中的待定状态追踪考察 l根据等价具有传递件找最大

14、等价类，作最小化状态表根据等价具有传递件找最大等价类，作最小化状态表 数字逻辑 第四章同步时序逻辑45/106蕴含表法化简实例蕴含表法化简实例数字逻辑 第四章同步时序逻辑46/106蕴含表法化简实例蕴含表法化简实例数字逻辑 第四章同步时序逻辑47/106蕴含表法化简实例蕴含表法化简实例数字逻辑 第四章同步时序逻辑48/106状态分配状态分配 l在求得最小化状态表之后，需要将用字母或者数字表示在求得最小化状态表之后，需要将用字母或者数字表示的每一个状态，指定一个二进制代码，以便设计逻辑电的每一个状态，指定一个二进制代码，以便设计逻辑电路。所谓状态分配就是形成二进制代码的过程，也称为路。所谓状态分

15、配就是形成二进制代码的过程，也称为状态编码、状态赋值。状态编码、状态赋值。l触发器的数目触发器的数目 数字逻辑 第四章同步时序逻辑49/106次佳编码方法次佳编码方法 l在相同输入条件下，如果次态相同，则现态应给予相在相同输入条件下，如果次态相同，则现态应给予相邻编码。邻编码。l在不同输入条件下，同一现态的各次态应采用相邻编在不同输入条件下，同一现态的各次态应采用相邻编码。码。l在相同输入条件下，若输出相同，则两个现态应采用在相同输入条件下，若输出相同，则两个现态应采用相邻的编码。相邻的编码。数字逻辑 第四章同步时序逻辑50/106次佳编码实例次佳编码实例数字逻辑 第四章同步时序逻辑51/106次佳编码实例次佳编码实例l根据次佳编码原则根据次佳编码原则1)，则状态，则状态A和和B应取相应取相邻编码，状态邻编码，状态A和和C应取相邻编码；应取相邻编码；l根据次佳编码原则根据次佳编码原则2)应对应对C和和D，A和和C，B和和D，A和和B分别给予相邻编码；分别给予相邻编码；l根据原则根据原则3)应对应对A，B，C，D四个状态给予相邻编码，四个状态给予相邻编码，因为它们输出相同。因为它们输出相同。l优先满足优先满足A和和B，A和和C分别取相邻编码。分别取相邻编码。数字逻辑 第四章同步时序逻辑52/106次佳编码实例次佳编码实例