数字集成电路电路设计全解.pptx

《数字集成电路电路设计全解.pptx》由会员分享，可在线阅读，更多相关《数字集成电路电路设计全解.pptx（56页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、2023/3/171第2章 电路图基础2.12.22.32.42.5 MOS晶体管传输门逻辑门理解电路图的连接关系基本电学定律第1页/共56页2023/3/1722.1 MOS 晶体管CMOS导通条件阈值损失第2页/共56页2023/3/1732.1 MOSFET Structure第3页/共56页2023/3/174MOSFET Structure第4页/共56页2023/3/175NMOS and PMOS with Well第5页/共56页2023/3/176导通条件第6页/共56页2023/3/177NMOS单管开关第7页/共56页2023/3/178PMOS单管开关第8页/共56页2

2、023/3/179CMOS开关RETURN第9页/共56页2023/3/17102.2 逻辑门（Gate）逻辑门可以直接或者组合形成布尔逻辑函数。几乎任何布尔逻辑都可以由单个逻辑门实现，但通常并不这样做。反相器与非门或非门复合逻辑门第10页/共56页2023/3/17112.2.1 反相器inOut0110第11页/共56页2023/3/17122.2.2 两输入与非门（NAND2）In1In2Out001011101110第12页/共56页2023/3/17132.2.3 两输入或非门（NOR2）In1In2Out001010100110第13页/共56页2023/3/17142.2.4 C

3、MOS复合逻辑门同一个组合逻辑可以用不同的电路来实现设计原则包含的门数及管数尽可能的少门的连接关系尽量简单多用反相门（NAND、NOR等），少用同相门（AND、OR等）设计目标减少芯片面积降低芯片成本缩短互连线提高传输速度第14页/共56页2023/3/17152.2.4 CMOS复合逻辑门第15页/共56页2023/3/17162.2.4 CMOS复合逻辑门P管：并与串或N管：串与并或S1S2VDDY第16页/共56页2023/3/17172.2.4 CMOS复合逻辑门第17页/共56页2023/3/17182.2.4 CMOS复合逻辑门第18页/共56页2023/3/17192.2.4 C

4、MOS复合逻辑门异或门同或门第19页/共56页2023/3/17202.3 传输门ABOUT00弱 001010X11000101110X11弱 1IN00001111应用多路选择器异或门、同或门运算电路（如加法器）时序部件第20页/共56页2023/3/17212.3 利用传输门实现异或逻辑第21页/共56页2023/3/1722镜像电路 实现XOR的镜像电路第22页/共56页2023/3/1723镜像电路 实现XOR的镜像电路电路对称版图结构对称第23页/共56页2023/3/1724镜像电路 实现XNOR的镜像电路镜像电路实现第24页/共56页2023/3/1725准nMOS电路 准nM

5、OS结构nMOS 逻辑电路用1个pFET为负载第25页/共56页2023/3/1726准nMOS电路 准nMOS反相器:输出低电平第26页/共56页2023/3/1727准nMOS电路 准nMOS反相器:实例第27页/共56页2023/3/1728准nMOS电路 准nMOS NAND2/NOR2第28页/共56页2023/3/1729准nMOS电路 准nMOS AOI第29页/共56页2023/3/1730准nMOS电路 准nMOS特点优点电路简单，需要FET数少，占用芯片面积少 CMOS门：N个输入需要2N个FET 准nMOS门：N个输入需要N+1个FET适用于版图面积受限或者扇入很大或者速

6、度要求较快的场合缺点低电平VOL与pFET和nFET的尺寸比有关（有比逻辑）存在静态功耗（输出低电平时，pFET与PDN形成导电通道）第30页/共56页2023/3/1731动态CMOS电路 基本结构预充电管:提供输出高电平时钟信号：控制电路的工作并实现同步求值控制管:保证预充电期间无静态功耗实现逻辑操作输出电容：包括结电容、扇出门输入电容和布线电容，保持预充电电平第31页/共56页2023/3/1732动态CMOS电路 版图:NAND3第32页/共56页2023/3/1733动态CMOS电路（存在的问题）1、输入变量只能在预充电期间变化，在求值阶段必须保持稳定 时钟上升沿前：Ma、Mb均截止

7、，CL上电荷充满，以保持其高电平 时钟上升沿后：Ma导通，Mb截止，CL上的电荷在CL和CA间重新分配，使Vout有所下降电荷分享（Charge sharing）FET之间的寄生电容与负载电容分享放电电荷和充电电荷，导致输出电压衰减2、电荷分享（Charge sharing）第33页/共56页2023/3/1734动态CMOS（存在的问题）动态CMOS门的输入若出现10的翻转，就会导致预充电电荷的损失要避免这种损失，应使动态CMOS门在求值时只出现01的翻转，方法是在预充电期间置所有的输入为0在动态CMOS单元之间加1个反相器（多米诺单元）3、多级不能直接级联第34页/共56页2023/3/1

8、735多米诺逻辑 多米诺逻辑单元构成基本动态逻辑静态反相器第35页/共56页2023/3/1736多米诺逻辑 基本逻辑门多米诺逻辑门实例第36页/共56页2023/3/1737多米诺逻辑 逻辑链构成第37页/共56页2023/3/1738多米诺逻辑 名称由来只有当所有前级的电平转换已完成，本级才会有动作。预充电求值第38页/共56页2023/3/1739C2MOS电路C2MOS:时钟控制CMOS电路nFET静态逻辑电路pFET静态逻辑电路三态输出控制第39页/共56页2023/3/1740C2MOS电路 三态反相器第40页/共56页2023/3/1741C2MOS电路 C2MOS门电路使tr使

9、tf第41页/共56页2023/3/1742C2MOS电路 C2MOS门:版图第42页/共56页2023/3/1743C2MOS电路 C2MOS门:特点C2MOS的作用通过控制逻辑门的内部操作，同步通过逻辑链的数据流C2MOS的不足高阻态下，电荷泄漏Vout不能永久保持，其保持时间必须时钟周期 时钟频率ffminVout衰减的原因：电荷泄漏、亚阈值电流等第43页/共56页2023/3/1744D锁存器电路(传输门实现二选一)QDclkclk!clk!clkclkinput sampled(transparent mode)feedback(hold mode)clk01第44页/共56页202

10、3/3/1745基于二选一电路的D锁存器正时钟Latch负时钟LatchQ=!clk&Q|clk&DQ=clk&Q|!clk&DQDclk01反馈clk为低时输出等于输入clk为高时输出等于输入QDclk10反馈将反馈环路断开实现输入采样第45页/共56页2023/3/1746主从D触发器MasterQMD01Q10SlaveQMDclk01Qclk10SlaveMasterclkQMQDclkDFFQDclk=0 transparent holdclk=01 hold transparent第46页/共56页2023/3/17472.4 理解电路图连接关系RETURN第47页/共56页202

11、3/3/17482.5 回顾电学基本定律2.5.1 欧姆定律2.5.2 Kirchhoff定律Kirchhoff电流定律Kirchhoff电压定律2.5.3 电阻2.5.4 电容2.5.5 延时计算第48页/共56页2023/3/17492.5.1 欧姆定律V=IRMOS管等效电阻第49页/共56页2023/3/17502.5.2 Kirchhoff定律Kirchhoff定律Kirchhoff电流定律：流入任一电学节点的电流的代数和为零；或者，流入节点的电流总和等于流出节点的电流总和。Kirchhoff电压定律：在一个闭环回路中的电压降之和等于该电路外加总电压，即，输入电压总量等于电路中所有的

12、电压降。第50页/共56页2023/3/17512.5.3 电阻电阻即导体导电的阻力（能力）。在IC设计中约定，导电层的电阻值计算用每“平方面积”的阻值来表示。“平方面积”定义为导体长度等于宽度时的面积。是导体层的电阻率，单位是/，l是长度，w是导体的宽度。第51页/共56页2023/3/17522.5.4 电容电容是在指定节点和参考节点之间每单位电压一个物体或导体所能支持的电荷总量。C=A/d第52页/共56页2023/3/17532.5.5 延时计算导线不是一根简单的互连线，而是一个含有电阻、电容等寄生参数的复杂的几何形体。通常将其等效为一个电阻和一个电容。=RC第53页/共56页2023/3/17542.5.5 延时计算如何使延时最小化导体长度最小化导体宽度最优化增加导体和其他参考节点的间距第54页/共56页2023/3/1755作业HOMEWORK第55页/共56页2023/3/1756感谢您的观看！第56页/共56页