数字逻辑设计2.pptx

《数字逻辑设计2.pptx》由会员分享，可在线阅读，更多相关《数字逻辑设计2.pptx（39页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、1思考：利用低位的进位控制高位的时钟行不行？思考：利用低位的进位控制高位的时钟行不行？第1页/共39页2思考：利用低位的进位控制高位的时钟行不行？思考：利用低位的进位控制高位的时钟行不行？计数输出顺序有错，但模未改变计数输出顺序有错，但模未改变如何让计数输如何让计数输出顺序正确？出顺序正确？第2页/共39页3串行级联方式串行级联方式第3页/共39页4模m计数器（m 2n）先进行级联，再整体置零或预置数例：用74x163构造模193计数器 两片163级联得8位二进制计数器（0255）采用整体清零法，0192第4页/共39页5模模mm计数器（计数器（m 2m 2n n）先进行级联，再整体置零或预置

2、数先进行级联，再整体置零或预置数例：用例：用74x163构造模构造模193计数器计数器 两片两片163级联得级联得8位二进制计数器（位二进制计数器（0255）采用整体清零法，采用整体清零法，0192若若 m m 可以分解：可以分解：m=m1m=m1m m2 2分别实现分别实现m1m1和和m2m2，再级联再级联 采用整体预置数法，采用整体预置数法，6363255255 256 2561931936363第5页/共39页6ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自动如何控制地址端自动轮流

3、选择输出轮流选择输出Y0Y7 计数器的应用计数器的应用第6页/共39页7Decoding Binary-Counter State若在一次状态转移中有若在一次状态转移中有2 2位或多位计数位同时变化，位或多位计数位同时变化，译码器输出端可能会产生译码器输出端可能会产生“尖峰脉冲尖峰脉冲”功能性冒险功能性冒险01234567012Function hazard第7页/共39页8 CLK 8 8位寄存器位寄存器改进：消除改进：消除“毛刺毛刺”第8页/共39页9计数器的应用序列信号发生器 例：在时钟作用下周期产生序列10101011，10101011，S0/1S1/0S2/1S3/0S4/1S5/0

4、S6/1S7/1MOOREMOORE机机8 8个状态个状态计数器计数器+组合电路组合电路第9页/共39页10计数器的应用序列信号发生器 例：在时钟作用下周期产生序列10101011，10101011，计数器计数器+组合电路组合电路第10页/共39页11计数器的应用 例：红绿灯信号发生器，输入时钟信号T=5s，要求周期产生绿灯30s，黄灯5s，红灯25s。需要多少个状态？需要多少个状态？第11页/共39页例：流水灯的设计任务：设计一个可以循环移动的流水灯，灯总数为8盏，具体要求如下：1、5亮，其余灭，右移三次后全灭4、8亮，其余灭，左移三次后全灭4、5亮，其余灭，各向两边移三次后全灭1、8亮，其

5、余灭，各向中间移三次后全灭计数器的应用第12页/共39页效果图计数器的应用第13页/共39页任务分析所要求的彩灯电路在某电路板上完成，该电路板能够提供48MHz标准时钟信号，附带有8个共阳的LED管可作为彩灯使用。因此要实现的电路的框图如图所示。第14页/共39页设计思路根据要求，LED彩灯的花色变化为20步，这20步的变化是按顺序进行，周而复始的，因此，可以用一个具有20个状态的状态机实现，这20个状态构成一个单环，如图所示。第15页/共39页设计思路可以利用计数器产生这20个状态编码，用译码电路将对应的编码变为对应的LED显示码。电路框图如图所示第16页/共39页178.2 Latched

6、 and Flip-FlopsSSI latches and flip-flops1Q 1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x375D latchPRD Q CLK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x112第17页/共39页18开关消抖+5VSW_LDSW开关闭合开关闭合SW_LDSW开关开关打开打开闭合闭合第第1次接触次接触触点触点抖动抖动SW_LDSW理想情况理想情况第18页/共39页19SW_LSW0011SW_LSW0011开关闭合开关闭合0011SW_LSW0011SW_LSW1100第19

7、页/共39页20SW_LSWDSW开关闭合开关闭合QQLS QR Q+5V第20页/共39页21总线保持电路ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA第21页/共39页22D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RDMultibit Registers and Latches锁存器的应用锁存器的应用 多位锁存器多位锁存器寄存器（寄存器（registerregister）共用同一时钟的多个共用同一时钟的多个D D 触发器组合在一起触发器组合在一起通常用来存储一组

8、通常用来存储一组相关的二进制数。相关的二进制数。第22页/共39页234-bit register 74x1756-bit register 74x1741D2D3D4DCLKCLR_L第23页/共39页248-bit register7474x374x374（三态输出）三态输出）OEOutput enable第24页/共39页257474x377x377（使能）（使能）7474x273x273（异步清零）异步清零）CLK7474x374x374（输出使能）输出使能）第25页/共39页267474x377x377（使能）使能）ENEN二选一多路复用结构二选一多路复用结构第26页/共39页27寄

9、存器（寄存器（registerregister）和锁存器（和锁存器（latchlatch）有什么区别？有什么区别？寄存器：边沿触发特性寄存器：边沿触发特性 锁存器：锁存器：C C有效期间输出跟随输入变化有效期间输出跟随输入变化74x374输出使能输出使能8位寄存器位寄存器74x373输出使能输出使能8位锁存器位锁存器第27页/共39页284位寄存器74x1751D2D3D4DCLKCLR_L第28页/共39页29第29页/共39页308.5 shift register（移位寄存器）串行输入串行输入serial inputSERINSEROUT串行输出串行输出serial outputSeri

10、al-in,serial-out shift register可以使一个信号延迟可以使一个信号延迟n n 个时钟周期之后再输出个时钟周期之后再输出第30页/共39页31串入串入serial-inSERIN1Q2QNQ并出并出parallel-out可以用来完成可以用来完成串并转换串并转换serial-to-parallelconversionStructure of a serial-in,parallel-out shift register第31页/共39页32多路复用结构多路复用结构LOAD/SHIFTSERINSEROUTStructure of a parallel-in,seria

11、l-out shift register第32页/共39页33LOAD/SHIFTSERIN1Q2QNQStructure of a parallel-in,parallel-out shift register第33页/共39页34MSI shift registers CLKCLRSERASERB74x164QAQBQCQDQEQFQGQH CLK CLKINHSH/LDCLRSERABCDEFGH QH74x166SERASERB抑制时钟第34页/共39页354-bit universal shift register 74x194 CLKCLRS1S0LIND QDC QCB QBA

12、QARIN74x194S1 S0 功能功能0 0 保持保持0 1 右移右移1 0 左移左移1 1 载入载入左移输入左移输入右移输入右移输入第35页/共39页3600S1S0保持保持S1 S0S1 S010左移左移01右移右移11载入载入Qi*=S1S0Qi+S1S0Qi-1+S1S0Qi+1+S1S0INi4-bit universal shift register 74x194第36页/共39页37 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194 CLKCLRS1S0LIND QDC QCB QBA QARINCLKCLRS1S0LINRIN移移位位寄寄存存器器的的扩扩展展并行输入并行输入（8 8位）位）并行并行输出输出8 8位位第37页/共39页38作 业8.138.148.278.35第38页/共39页39感谢您的观看！第39页/共39页