2022年集成电路考点总结 .docx

《2022年集成电路考点总结 .docx》由会员分享，可在线阅读，更多相关《2022年集成电路考点总结 .docx（7页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精品_精品资料_填空1、 集成电路的加工过程主要是三种基本操作 ： 形成某种材料的薄膜.在薄膜材料上形成所需要的图形.通过掺杂转变材料的电阻率或杂质类型.2、 晶体管有源区、沟道区、漏区统称为有源区 ,有源区以外的统称场区 .3、 当 MOS 晶体管加有衬底偏压时,其阈值电压将发生变化,衬底偏压对阈值电压的影响叫衬偏效应 （或体效应） . P914、 MOS 储备器 分为随机储备器（ RAM）只读储备器（ ROM）.MOS 管的 RAM 储备器分为动态随机储备器（ DRAM）,静态随机储备器（ SRAM）.5、 MOS 晶体管分为n 沟道 MOS 晶体管、p 沟道 MOS 晶体管两类.6、 富

2、 NMOS 电路与富 NMOS 电路不能直接级联, 但可实行富 NMOS 与富 PMOS交替级联的方式（ 多米诺电路 ）.7、 CMOS 集成电路 是利用NMOS 和 PMOS 互补性改善电路性能的集成电路.在P 型衬底 上用 n 阱工艺 制作 CMOS集成电路.8、 等比例缩小理论包含恒定电场等比例缩小理论 （CE）、恒定电压等比例缩小理论 （ CV）、准恒定电场等比例缩小理论（QCE）.名词说明1、 短沟道效应 ：MOS 晶体管沟道越短,源漏区PN 结耗尽层电荷在总的沟道耗尽层电荷中占的比例越大,使实际由栅压掌握的耗尽层电荷削减,造成阈值电压随沟道长度减小而下降.2、 多米诺 CMOS电路

3、：为防止预充 -求值动态电路在预充期间的不真实输出影响下一级电路的规律操作, 富 NMOS 与富 NMOS 电路不能直接级联, 而是采纳富 NMOS 与富 PMOS交替级联的方式,或用静态反相器器隔离.3、 MOS 晶体管阈值电压： 沟道区源端半导体表面达到强反型所需要的栅压,假定源和衬底共同接的（对NMOS）.可编辑资料 - - - 欢迎下载精品_精品资料_4、 亚阈值电流： 在抱负的电流 -电压特性中,当VGSVT 时,I D =0 ,而实际情形是当可编辑资料 - - - 欢迎下载精品_精品资料_VGS VT 时, MOS 晶体管表面处于弱反型状态,此时 I D 很小但不为零, 此电流称为

4、亚阈值电流.5、 瞬态特性： 当加在 MOS 晶体管各端点的电压随时间变化时,会引起MOS 晶体管内部电荷相应变化,从而表现出电容特性.6、 传输门阵列规律： 用传输门串、并联可以构成一个比较规章的电路形式,这种电路形式叫传输门阵列.7、 集成电路的设计方法： 基于 PLD（可编程规律器件）的设计方法,半定制设计方法, 定制设计方法.可编辑资料 - - - 欢迎下载精品_精品资料_7.1 、半定制版图设计： 是基于母片的设计, 已完成大部分的工艺加工步骤,设计者只需在母片的基础上依据设计要求进行定制即可.例如基于门阵列的半定制设计（分为基于有布线通道的门阵列和基于无布线通道的门阵列（门海）.7

5、.2 、定制设计方法： 分为全定制设计方法,和基于单元的定制设计方法.7.3 、全定制设计方法： 全定制版图设计就是由版图设计师绘制每一个MOS 管、每一条互连线的图形并使它符合版图设计规章要求的一种设计方法.7.4 、基于单元的定制设计方法：整个芯片的设计是基于已预先设计好的电路模块称之为单元 ,设计者只需要利用这些电路单元完成后续设计和验证即可.8、 （补充） ESD爱护： 静电释放是 MOS 集成电路设计中必需考虑的一个牢靠性问题, 静电释放对 CMOS 集成电路的损耗不仅会引起MOS 器件栅击穿,仍可能诱发电路内部的闩锁效应,防止ESD应力损耗的方法是在芯片的输入、输出端增加ESD爱护

6、电路.作用是： 一：供应 ESD电流释放通路. 二： 电压钳位, 防止过大的电压加在MOS 器件上.规律表达式画电路图二输入与非门：二输入或非门：1、2、可编辑资料 - - - 欢迎下载精品_精品资料_问答题1、 简述 CMOS规律电路功耗,并简述含义1.1 、动态功耗 Pd：是电路在开关过程中对输出节点的负载电容充放电所消耗的功耗, 也叫开关功耗.可编辑资料 - - - 欢迎下载精品_精品资料_1.2 、短路功耗 Psc： 在输入信号上升或下降过程中,在VTNVinVDD +VTP范畴内可编辑资料 - - - 欢迎下载精品_精品资料_N 阱 CMOS 剖面图将使 NMOS 管 PMOS 管都

7、导通,显现从电源到的的直流导通电流,引起开关过程中的附加的短路功耗.1.3 、静态功耗 Ps：抱负情形下, CMOS 规律电路静态功耗为零, 但由于泄漏电流的存在,使实际 CMOS 电路静态功耗不为零,泄漏电流导致静态功耗的显现.2、 画图并说明 N 阱 CMOS闩锁效应寄生双极晶体管的等效电路发生闩锁效应后的I-V 特性可编辑资料 - - - 欢迎下载精品_精品资料_由于 N 阱 CMOS结构中的横向寄生NPN 晶体管和纵向寄生PNP 晶体管形成正反馈电路结构,在特定的外部条件下,将发生N 阱 CMOS 电路电源和的线之间的低电阻状态,即发生闩锁效应. （或者写书 P27 上的）3、 说明C

8、MOS反相器输入上升时间、下降时间定义3.1 、上升时间（ tr ）： 输出从 0.1 V DD 上升到 0.9 V DD 所需要的时间.3.2 、下降时间（ tf ）： 输出从 0.9 V DD 下降到 0.1 VDD 所需要的时间.4、 简述4.1 、CMOS规律电路传输推迟时间定义、输入推迟时间： 从输入信号上升边的50%到输出信号下降边的50%所经受的延迟时间.4.2 、输出推迟时间： 从输入信号下降边的50%到输出信号上升边的50%所经受的延迟时间.5、 体效应（衬偏效应）如何影响规律晶体管阈值电压可编辑资料 - - - 欢迎下载精品_精品资料_5.1 在电路工作时, 加较大负VBS

9、 ,使源区 -沟道 -漏区相对衬底之间的PN 结反偏, 从可编辑资料 - - - 欢迎下载精品_精品资料_而使耗尽层电荷增加, 因而表面达到强反型所需要的栅电压也增大,也就是使阈值电压增大.（ P91）5.2 相反,器件截止时,加小的正向衬底偏压,使阈值电压减小.可编辑资料 - - - 欢迎下载精品_精品资料_6、 CMOS反相器最大噪声容限 （ V NL输入低电平噪声容限.VNH输入高电平噪声容限 ）可编辑资料 - - - 欢迎下载精品_精品资料_6.1 、由极限输出电平定义的噪声容限（p219）可编辑资料 - - - 欢迎下载精品_精品资料_VNL=Voff-0=Voff可编辑资料 - -

10、 - 欢迎下载精品_精品资料_VNH =VDD -Von可编辑资料 - - - 欢迎下载精品_精品资料_6.2 、由单位增益点定义的噪声容限VNL =VC1-0=VC1 VNH =VDD -VC26.3 、由反相器规律阈值定义的最大噪声容限VNLM =Vit -0=Vit可编辑资料 - - - 欢迎下载精品_精品资料_VNHM=VDD -Vit可编辑资料 - - - 欢迎下载精品_精品资料_假如当 CMOS 反相器采纳对称设计时,1Vit =VDD2可编辑资料 - - - 欢迎下载精品_精品资料_VNLM =VNHM1=VDD 2可编辑资料 - - - 欢迎下载精品_精品资料_（主要在 p21

11、9p221 ）其他1、 CMOS 版图设计规章：为了保证制作的集成电路合格并保证肯定的成品率,不仅要严格掌握各种工艺参数,而且要有设计正确合理的版图,在设计版图时必需严格遵守的某些 限制,称为版图设计规章.2、 试说明 MOS 晶体管的亚阈值电流.可编辑资料 - - - 欢迎下载精品_精品资料_答: 在FS2F 范畴内, MOS 晶体管处于表面弱反型状态,这个区域叫做亚阈值可编辑资料 - - - 欢迎下载精品_精品资料_区.由于亚阈值区沟道中存在反型载流子,因而电流不为零.3、 可复原规律电路：当输入规律电平偏离抱负电平常,能使偏离抱负电平的信号经过几级电路逐步收敛到抱负工作点,最终达到合格的

12、规律电平的电路.4、 为什么说 CMOS 反相器是可复原规律电路：CMOS 反相器具有可复原规律性是由于CMOS 反相器的电压传输特性曲线共有这样的特点:在稳固的输出高电平或输出低电平区,电路的增益很小, 而在规律状态转变区电路的增益很大.可编辑资料 - - - 欢迎下载精品_精品资料_5、 如图仍 应 考虑 到 串 联 支 路的 中 间 节 点 电容 的 影响.p241中间节点电容来源于串联MOS 管之间的源、 漏区电容.对于下拉 N串联支路,为了防止中间节点电容对下降时间的影响,应使晚来的信号接到最靠近输出节点的MOS 管上.这样先来的信号使下面靠近 Gnd 的 MOS 管导通,先对中间节

13、点放电.这样有利于提高电路的响应速度.6、 画出实现规律功能的电路动态特性 书上 P2647、 电荷共享 书上 p2668、 预充求值电路9、 CMOS 传输门（ CPL/DPL）看书可编辑资料 - - - 欢迎下载精品_精品资料_10、电路最高工作频率 f=1（书上 p228 ）可编辑资料 - - - 欢迎下载精品_精品资料_2max（ tr,tf ）11、传输推迟时间（书上p225 ）t pHL +t pLH可编辑资料 - - - 欢迎下载精品_精品资料_电路的平均传输推迟时间：t p =、2可编辑资料 - - - 欢迎下载精品_精品资料_可编辑资料 - - - 欢迎下载精品_精品资料_假

14、如测出环形振荡器的工作频率为f,就每级 CMOS反相器的推迟时间为：t p =12nf可编辑资料 - - - 欢迎下载精品_精品资料_其中 n 是反相器的级数,其为奇数时才会发生振荡.补充：1、 自对准工艺：利用多晶硅耐高温、可做离子注入掩蔽物的特性,先制作多晶硅栅,然后以多晶硅栅极做掩蔽物进行离子注入,在栅极两侧形成源、漏区,实现栅-源-漏自对准工艺.2、 温伯格布线策略：在全定制版图设计方法中,输入和输出信号与电源线/ 的线平行,与构成MOS 管的扩散区垂直的一种布线策略.3、 尤拉路径：在路径图中,能达到图中全部节点并且每条边都只拜访一次的路径,称为尤拉路径.可编辑资料 - - - 欢迎

15、下载精品_精品资料_4、 小尺寸 MOS 晶体管的五个二级效应：短沟道效应,饱和区沟道长度调制特性,窄沟道效应,迁移率退化和速度饱和效应,热电子效应.5、 请简述集成电路设计过程中的六个抽象级别和每个级别的表现形式：1. 系统级,自然语言描述.2.行为级,可执行程序.3.RTL 级,时序状态机.4.规律级,规律门.5.电路级,晶体管. 6.版图级,多边形.6、 CMOS 反相器直流电压传输特性：可编辑资料 - - - 欢迎下载精品_精品资料_（ 1） 0VinVTN可编辑资料 - - - 欢迎下载精品_精品资料_NMOS 管截止区,PMOS管线性区.可编辑资料 - - - 欢迎下载精品_精品资

16、料_（ 2） VTNVinVoutVTP可编辑资料 - - - 欢迎下载精品_精品资料_NMOS 管饱和区,PMOS管线性区.可编辑资料 - - - 欢迎下载精品_精品资料_（ 3） VoutVTPVinVoutVTN可编辑资料 - - - 欢迎下载精品_精品资料_NMOS 管饱和区,PMOS管饱和区.可编辑资料 - - - 欢迎下载精品_精品资料_（ 4） VoutVTNVinVDDVTP可编辑资料 - - - 欢迎下载精品_精品资料_NMOS 管线性区,PMOS管饱和区.可编辑资料 - - - 欢迎下载精品_精品资料_（ 5） VDDVTPVinVDD可编辑资料 - - - 欢迎下载精品_精品资料_NMOS 管线性区, PMOS 管截止区.可编辑资料 - - - 欢迎下载