最新微机原理PPT课件.ppt

《最新微机原理PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机原理PPT课件.ppt（66页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、微机原理微机原理运算器运算器寄存器寄存器控制部件控制部件系统软件：系统软件：DOS、Windows 95/98/2000/xp应用软件：应用软件：WPS、Word、Photoshop微微 处处 理理 器器 CPU 存储器存储器(RAM,ROM)I/O接口接口总线总线 硬硬 件件软软 件件微微 型型计算机计算机系系 统统微微 型型计算机计算机(主机主机)外外 设设键盘、鼠标键盘、鼠标显示器显示器软驱、硬盘、光驱软驱、硬盘、光驱 打印机、扫描仪打印机、扫描仪一、微型计算机系统结构一、微型计算机系统结构21.总线接口部件总线接口部件 BIUl 构成部分构成部分 4个个16位段寄存器：位段寄存器：CS

2、，DS，ES，SS 16位位IP指令指针寄存器指令指针寄存器 20位位 地址加法器地址加法器 6字节的指令队列字节的指令队列 (8088的指令队列为的指令队列为4字节字节)总线控制电路总线控制电路(包括三组总线包括三组总线)：处理器与外界总线联系的转接电路。处理器与外界总线联系的转接电路。l 主要功能主要功能 负责与存储器、负责与存储器、I/O接口传递数据接口传递数据 具体完成：具体完成：(1)从内存取指令，送到指令队列从内存取指令，送到指令队列;(2)配合执行部件从指定的内存单元配合执行部件从指定的内存单元 或或I/O端口取数据端口取数据;(3)将执行部件的操作结果送到将执行部件的操作结果送

3、到 指定的内存单元或指定的内存单元或I/O端口。端口。DSESSSCSIP数据暂存器数据暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组BIUABDBCB地地址址加加法法器器指指令令队队列列PSW标志寄存器标志寄存器EU运运算算器器DSESSSCSIP数据暂存器数据暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组BIUABDBCB

4、地地址址加加法法器器指指令令队队列列FLAGS标志寄存器标志寄存器EU运运算算器器92执行部件执行部件EUl构成部分：构成部分：8个个16位寄存器：位寄存器：AX、BX、CX、DX SP、BP、DI、SI 1个标志寄存器个标志寄存器FLAGS 1个算术逻辑运算部件个算术逻辑运算部件ALUl主要功能主要功能 执行部件负责指令的执行。执行部件负责指令的执行。(包括算术、逻辑运算，控制命令等包括算术、逻辑运算，控制命令等)DSESSSCSIP数据暂存器数据暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBP

5、SPALBLCLDL寄存器组寄存器组BIUABDBCB地地址址加加法法器器指指令令队队列列PSW标志寄存器标志寄存器EU运运算算器器DSESSSCSIP数据暂存器数据暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组BIUABDBCB地地址址加加法法器器指指令令队队列列FLAGS标志寄存器标志寄存器EU运运算算器器103.工作原理工作原理 计算机的工作过程是：计算机的工作过程是：取指令取指令,执行指令执行指令CPU 总线总线 内存内存FLAGS标志标志寄存器寄存器

6、执行部件控制电路执行部件控制电路DSESSSCSIP数据暂存器数据暂存器指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据2数据数据3、地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB地地址址译译码码器器11总线接口部件和执行部件总线接口部件和执行部件可并行工作，提高工作效率。可并行工作，提高工作效率。l指令的提取和执行分别指令的提取和执行分别 由由BIU和和EU完成。完成。lBIU和和EU相

7、互独立又相互配合相互独立又相互配合(1)当指令队列有当指令队列有两个空字节时两个空字节时，BIU自动把指令取到指令队列中自动把指令取到指令队列中(2)执行部件总是从指令队列前部执行部件总是从指令队列前部 提出指令去执行。提出指令去执行。(3)如果在执行指令的过程中，如果在执行指令的过程中，需要访问内存或需要访问内存或I/O端口，端口，EU会请求会请求BIU去完成存取操作去完成存取操作。8086 编程结构编程结构BIUEUDSESSSCSIP数据暂存器数据暂存器FLAGS标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALB

8、LCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器12l 由于有指令队列的存在，由于有指令队列的存在，在在EU执行指令的同时，执行指令的同时，BIU可取指令，可取指令，即即BIU和和EU可处于并行工作状态。可处于并行工作状态。取指取指 取指取指 取指取指 取指取指 取数取数 取指取指 等待等待 执行执行 执行执行 执行执行 等待等待 执行执行时间时间8086的工作原理：的工作原理：BIUEU13三、三、8086/8088的寄存器组的寄存器组 共有共有14个个16位寄存器位寄存器,AX,BX,CX,DX,SI,DI,SP,BP,DS,ES,

9、SS,CS,FLAGS,IP.其中：其中：AX、BX、CX、DX 又可分成两个又可分成两个 8 位寄存器位寄存器(AH,AL;BH,BL;CH,CL;DH,DL.)其其它它10个个只只能能作作为为16位位寄存器。寄存器。BIU8086 编程结构编程结构BIUDSESSSCSIP数据暂存器数据暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组ABDBCB地地址址加加法法器器指指令令队队列列PSW标志寄存器标志寄存器EU运运算算器器DSESSSCSIP数据暂存器数据暂

10、存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组ABDBCB地地址址加加法法器器指指令令队队列列FLAGS标志寄存器标志寄存器EU运运算算器器142.8086、8088内部有内部有 14个个16位寄存器位寄存器 按功能分为三类：按功能分为三类：通用寄存器通用寄存器段寄存器段寄存器控制寄存器控制寄存器 通用寄存器分为三类：通用寄存器分为三类：数据寄存器数据寄存器:AX,BX,CX,DX地址指针寄器地址指针寄器:SP,BP变址寄存器变址寄存器:SI,DI FLAGS中

11、：中：6 位状态标志：位状态标志：OF,SF,ZF,CF,PF,AF 3位控制标志：位控制标志：TF,IF,DFDestination Index目的变址寄存器目的变址寄存器SIDIBPSPAX 累加器累加器 AccumulatorBX 基数寄存器基数寄存器BaseCX 计数寄存器计数寄存器CountDX 数据寄存器数据寄存器DataAHBHCHDHALBLCLDLIPFLAGSDSESSSCS数据段寄存器数据段寄存器Data Segment附加段寄存器附加段寄存器Extra Segment堆栈段寄存器堆栈段寄存器Stack Segment代码段寄存器代码段寄存器Code SegmentPro

12、cessor Status Word状态标志寄存器状态标志寄存器Instruction Pointer指令指针寄存器指令指针寄存器变变 址址寄存器寄存器段寄存器段寄存器控制寄存器控制寄存器通通用用寄寄存存器器Source Index源变址寄存器源变址寄存器Base Point基址指针寄存器基址指针寄存器Stack Point堆栈指针寄存器堆栈指针寄存器指指 针针寄存器寄存器数数 据据寄存器寄存器15控制寄存器控制寄存器控制寄存器控制寄存器：IP、FLAGSIPInstruction Pointer指令指针寄存器指令指针寄存器 用来存储代码段中的偏移地址用来存储代码段中的偏移地址;程序运行过程中

13、程序运行过程中IP始终指向下一次要取出的指令偏移地址始终指向下一次要取出的指令偏移地址。IP要与要与CS寄存器相配合才能形成真正的物理地址。寄存器相配合才能形成真正的物理地址。FLAGS 标志寄存器，标志寄存器，16位寄存器位寄存器,只用了其中只用了其中9位。位。由条件码标志由条件码标志FLAG、控制标志构成。控制标志构成。(6位状态标志位状态标志,3位控制标志位控制标志)。如下表示。如下表示。16 9个标志按其作用分个标志按其作用分状态标志状态标志和和控制标志控制标志两类两类 状态标志状态标志：OF、SF、ZF、AF、PF、CF 共共6个个 记录指令运行过程或运算结果的状态信息。记录指令运行

14、过程或运算结果的状态信息。常作为后续转移指令的控制条件，又称为条件码。常作为后续转移指令的控制条件，又称为条件码。控制标志控制标志:DF、IF、TF 共共3个个 作用是控制作用是控制CPU 的操作。的操作。16位寄存器，用了其中的位寄存器，用了其中的9位，其它位，其它7位在位在8086/8088中无意义。中无意义。l标志寄存器标志寄存器FLAGS17 1 0 1 1 0 1 0 1 被加数被加数8位位 +1 0 0 0 1 1 1 1 加数加数8位位进位进位 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 和和8位位PSW标志寄存器标志寄存器运运算算器器标志标志寄存器寄存器运运算算

15、器器被加数被加数加数加数和和进位进位例例 8位二进制加法如下，给出各状态标志位的值位二进制加法如下，给出各状态标志位的值 最高位最高位D7位产生进位位产生进位:CF=1 D3位产生进位位产生进位:AF=1相加的结果为相加的结果为44H,不为不为0:ZF=0结果的最高位为结果的最高位为0:SF=0两负数相加结果为正，溢出两负数相加结果为正，溢出:OF=1结果中有结果中有2个个1，偶数个，偶数个1:PF=11 0 0 1 1 1182 2、80868086的引脚的引脚功能功能8086引脚图引脚图 参见教材参见教材q 8086CPU是双列直插式芯片，v 共有40条引脚;q 引脚33决定工作模式:v

16、接地，最大模式v 接+5V,最小模式 q 在两种模式下引脚2431v 有不同的名称和意义1 40808620 21GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(M/IO)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESET最大模式（最大模式（最小模式最小模式）19地址地址/数据线数据线地址地址/状态线状态线非屏蔽中断

17、非屏蔽中断可屏蔽中断可屏蔽中断最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持相应信号总线保持相应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断相应信号中断相应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待;TEST有效时有效时,结束等待状态。结束等待状态。准备好

18、信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号CS=FFFFH,其它为其它为0 指令队列空指令队列空高高8位数据总线有效位数据总线有效/状态信号状态信号表示表示总线高总线高8位位AD15AD8上数据有效上数据有效20v 系系统统规规模模小小:只含有一个8086CPU不含数字运算协处理器、输入/输出协处理器v 系统的控制总线直接由8086CPU的控制线供给，系统中的总线控制逻辑电路被减少到最小。1最小模式最小模式218086 在最小模式下的典型配置在最小模式下的典型配置 RESET READY 地址锁存器地址锁存器8282(

19、三片三片)OESTB数据收发器数据收发器OE 8286 T/R S6S3/A19A16AD15AD0BHEALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RM/IOWRRDHOLDHLDAINTRINTANMITEST8086CPU地址总线地址总线数据总线数据总线控制总线控制总线8284A CLK+5V内内存存I/O接口接口22v 系统规模较大:除8086CPU外，还可以有其它协处理器v 如 数字运算协处理器8087v 输入/输出协处理器8089v 系统的控制总线由总线控制器8288来提供 8288增强了8086CPU总线的驱动能力v 将8086的状态信号(S2S0)进

20、行译码，v 提供8086对存储器、I/O接口进行控制所需的信号2最大模式最大模式238086 在最大模式下的典型配置在最大模式下的典型配置 +5V地址锁存器地址锁存器8282(三片三片)STB 数据收发器数据收发器OE 8286T T MRDC 8288 MWTC 总线总线 IORC控制器控制器 IOWC INTA8259A及有关电路及有关电路 S6S3/A19A16AD15AD0CLKRESETREADYMN/MXVCCRDQS0QS1LOCKTESTHIGHNMIGNDGND8284A CLKDT/RDENALE8086CPU地址总线地址总线数据总线数据总线控制总线控制总线PC总总线线插插

21、槽槽RESETREADYS0S1S2INTRRQ/GT0RQ/GT124四、四、8086/8088的存储器组织的存储器组织 1.内存物理地址的形成内存物理地址的形成 2.逻辑地址与物理地址逻辑地址与物理地址 3.各段在存储器中分配各段在存储器中分配 4.内存单元内容的存放及表示内存单元内容的存放及表示 251.内存物理地址的形成内存物理地址的形成l 取指令、取数、存数时，都要访问内存，取指令、取数、存数时，都要访问内存，被访问内存单元的地址由被访问内存单元的地址由CPU提供。提供。寄存器组寄存器组、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据2数据数据3、DSESSSCSIP数

22、据暂存器数据暂存器标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB地地址址译译码码器器26l 8086/8088有有20根地址线，根地址线，可寻址可寻址220 =1M个内存单元，个内存单元，而而CPU内部寄存器均为内部寄存器均为16位，位，故需解决故需解决16位寄存器表示位寄存器表示 20位的地址位的地址(物理地址物理地址)的问题。的问题。能完成这个功能的部件就能完成这

23、个功能的部件就是是地址加法器地址加法器。8086 编程结构编程结构BIUDSESSSCSIP数据暂存器数据暂存器标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控制控制电路电路运运算算器器地地址址加加法法器器EU27 8086内部内部20位物理地址形成位物理地址形成 存储器地址分段存储器地址分段 8086地址总线是地址总线是20位的，位的，CPU中的寄存器是中的寄存器是16位的，位的，20位地址无法用位地址无法用16位寄存器表示，位寄存器表示，必须必须分段分段

24、。IBM PC机对段的起始地址有限制，即段不能从任意机对段的起始地址有限制，即段不能从任意地址开始：地址开始：必须从任一小段（必须从任一小段（paragraph）的首地址）的首地址开始。开始。28 小段的概念小段的概念从从0地址开始每地址开始每16字节为一小段。字节为一小段。对于对于20位地址总线，存储器地址如下：位地址总线，存储器地址如下：如：如：00000H，00001H，0000EH，0000FH一个小段一个小段 00010H，00011H，0001EH，0001FH 00020H，00021H，0002EH，0002FH FFFF0H,FFFF1H,FFFFEH,FFFFFH 其中：其

25、中：第一列就是每个小段的首地址。第一列就是每个小段的首地址。段的起始地址段的起始地址必须从任一小段的首地址开始。必须从任一小段的首地址开始。29 20位物理地址形成位物理地址形成 物理地址物理地址：在在1M字节存储器里，字节存储器里，每个存储单元都有一个唯一的每个存储单元都有一个唯一的20位地址作为该存储单元的物理地址。位地址作为该存储单元的物理地址。CPU访问存储器时，必须先确定所要访问的存储单元的物理访问存储器时，必须先确定所要访问的存储单元的物理 地址才能取出（或存入）该单元中的内容。地址才能取出（或存入）该单元中的内容。20位物理地址形成：位物理地址形成：由由16位段地址和位段地址和1

26、6位偏移地址组成。位偏移地址组成。段地址段地址:只取段起始地址高只取段起始地址高16位值。位值。偏移地址偏移地址:指在段内某内存单元物理地址相对段起始地址的偏移值。指在段内某内存单元物理地址相对段起始地址的偏移值。计算机中地址表示方法（逻辑地址）计算机中地址表示方法（逻辑地址）-段地址：偏移地址段地址：偏移地址30 物理地址计算方法：物理地址计算方法：即把段地址左移即把段地址左移4位再加上偏移地址值形成物理地址，写成：位再加上偏移地址值形成物理地址，写成：物理地址物理地址=段地址段地址 10H+偏移地址。偏移地址。*每个存储单元只有唯一的物理地址。每个存储单元只有唯一的物理地址。但可由不同的段

27、地址和不同的偏移地址组成。但可由不同的段地址和不同的偏移地址组成。31物理地址物理地址PA =段地址段地址 偏移地址偏移地址 =(段寄存器段寄存器)10H+偏移地址偏移地址 或段寄存器的内容左移或段寄存器的内容左移4位，加上偏移地址位，加上偏移地址 例例：某内存单元的段地址由某内存单元的段地址由DS、偏移地址由、偏移地址由BX给出。给出。若若(DS)=2000H,(BX)=1000H，计算其物理地址。，计算其物理地址。PA=(DS)10H+(BX)=2000H 10H+1000H =21000HA19 A16 A12 A8 A4 A020根地址线根地址线:32例例 开机或开机或RESET复位后

28、，复位后，(CS)=FFFFH，(IP)=0故故8086/8088执行的执行的第一条指令第一条指令所在内存的地址为：所在内存的地址为：PA=(CS)10H+(IP)=FFFF H 10H+0 =FFFF0H.EA53FF00F0.FFFF0H内存内存 指令的地址指令的地址固定由固定由CS和和IP两个寄存器决定。两个寄存器决定。(代码段寄存器代码段寄存器和和指令指针寄存器指令指针寄存器)33l 每个内存单元有唯一的物理地址，每个内存单元有唯一的物理地址，但可由不同的段地址和偏移地址构成（逻辑地址）。但可由不同的段地址和偏移地址构成（逻辑地址）。例例 某内存操作的段值由某内存操作的段值由 DS 给

29、出，偏移值由给出，偏移值由BX给出。给出。若若 (DS)=1000H，(BX)=0150H，则：则：PA=(DS)10H+(BX)=1000 H 10H+0150H =10150H若若 (DS)=1010H，(BX)=0050H，则：则：PA=(DS)10H+(BX)=1010 H 10H+0050H =10150H.12h34h56h.10150H内存内存10151H10152H物理地址相同，就选中同一单元物理地址相同，就选中同一单元343内存单元内容的存放及表示内存单元内容的存放及表示表示为：表示为：(01000H)=1EH(01001H)=2FH.1E2F3C.01000H内存内存010

30、01H01002Hl 一个内存单元可以存放一个字节信息一个内存单元可以存放一个字节信息35l 8086/8088是是16位位CPU，可对内存进行字节或字操作可对内存进行字节或字操作例例 将字数据将字数据1234H写入从写入从02000H开始的内存单元开始的内存单元写入的结果：写入的结果：(02000H)=34H(02001H)=12H.34h12h.02000H内存内存02001H当往内存写一个字数据时，当往内存写一个字数据时，写入规则是：写入规则是：低字节低字节到到低地址单元低地址单元高字节高字节到到高地址单元高地址单元36取入的结果：取入的结果：(AL)=34H (AH)=12H 或表示为

31、或表示为(AX)=1234H例例 将内存将内存02000H单元的字数据单元的字数据1234H取入取入AX寄存器中寄存器中.34h12h.02000H内存内存02001H将内存的某一字数据取至将内存的某一字数据取至CPU内的寄存器时，内的寄存器时，取取入规则是：入规则是：低字节低字节到到低低8位寄存器位寄存器高字节高字节到到高高8位寄存器位寄存器37l 在书写时，可用在书写时，可用首地址表示相邻内存单元的内容首地址表示相邻内存单元的内容如如 (02000H)=1234 H 等价于等价于:(02000H)=34H(02001H)=12H注意注意:按照按照低字节低地址，高字节高地址低字节低地址，高字

32、节高地址规律规律.34h12h.02000H内存内存02001H38堆栈概念堆栈概念v堆栈：在内存里开辟一片区域堆栈：在内存里开辟一片区域内存中一个按内存中一个按FILO方式操作的特殊区域方式操作的特殊区域每次压栈和退栈均以每次压栈和退栈均以WORD为单位为单位堆栈用于存放返回地址、过程参数或需要保护堆栈用于存放返回地址、过程参数或需要保护的数据的数据常用于响应中断或子程序调用常用于响应中断或子程序调用39堆栈操作SPSSSS压栈前压栈前退栈后退栈后高低低低低高高高高12HSSF0HSP压栈后压栈后低低高高SPSPSPF0H12HSPSP始终指向堆栈的顶部始终指向堆栈的顶部404.存储器的组成

33、存储器的组成 8086系统中，存储器是分体结构，1M字节的存储空间分成两个512K字节的存储体。一个是偶数地址存储体，一个是奇数地址存储体，两个存储体采用字节交叉编址方式 41（1）奇偶地址体示意图42（2）BHE、AD0的代码组合和对应的操作 BHEAD0对应的操作所用的管脚00从偶地址开始读/写一个字AD15AD001从奇地址单元读/写一个字节AD15AD810从偶地址单元读/写一个字节AD7AD00110从奇地址开始读/写一个字（在第一个总线周期，传送低8位数据到AD15AD8；第二个总线周期传送高8位数据到AD7AD0）AD15AD8AD7AD043（3）偶地址字读写44(3)偶地址字

34、节读写(续）45（3）奇地址字节读写（续）46奇地址字读写（续）47五、五、8086/8088的的I/O组织组织I/O端口端口1I/O端口端口2I/O端口端口3地址地址译码译码数据数据缓冲缓冲控制控制电路电路外外设设ABDBCBCPUl CPU通过通过I/O接口电路与外设连接。接口电路与外设连接。各各I/O接口内部有一个或若干接口内部有一个或若干I/O寄存器寄存器(I/O端口端口)CPU对对I/O端口（共端口（共65536个）可进行读个）可进行读/写操作写操作。48v时序图：描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图；v总线操作：指CPU通过总线对外的各种操作；l总线周

35、期：执行一个总线操作所需要的时间，l一个基本的总线周期通常包含 4 个T状态4个时钟周期编号为T1、T2、T3和T4总线周期中的时钟周期也被称作“T状态”时钟周期的时间长度就是时钟频率的倒数要延长总线周期时需要插入等待状态Tw六、六、8086/8088的总线时序的总线时序49T4T3T2T1ALECLKA19/S6A16/S3AD15AD0A15A0输出数据输出数据A19A16S6S3READY（高电平）（高电平）M/IOWR存储器写总线周期存储器写总线周期DENDT/R50T4T3T2T1ALECLKA19/S6A16/S3AD15AD0A15A0输出数据输出数据0000S6S3READY（

36、高电平）（高电平）M/IOWRI/O写总线周期写总线周期DT/RDEN51T4T3T2T1ALECLKA19/S6A16/S3AD15AD0A15A0输入数据输入数据A19A16S6S3READY（高电平）（高电平）IO/MRD存储器读总线周期存储器读总线周期DENDT/R52T4T3T2T1ALECLKA19/S6A16/S3AD15AD0A15A0输入数据输入数据S6S3READY（高电平）（高电平）IO/MRD0000I/OI/O读总线周期读总线周期DT/RDEN538086CPU I/O端口、存储器读周期时序图端口、存储器读周期时序图CLKM/IOT1T2T3T4A19A16/S6S3

37、 BHE/S7READYAD15AD0ALERDDT/RDENS6 S3 A15 A0BHEA19A16D15D0高高 M低低 IO采样采样54例例 8086CPU I/O端口、存储器写周期时序图端口、存储器写周期时序图WRCLKA19A16/S6S3 BHE/S7T1T2T3T4M/IODT/RDEN高高 IO低低 MAD15AD0ALE A15 A0D15 D0READYS6 S3BHEA19A16采样采样55调试程序调试程序DEBUGl DEBUG.exe 是是 DOS提供的一个调试汇编语言程序的程序提供的一个调试汇编语言程序的程序 每个版本的每个版本的DOS都带有该程序。都带有该程序。

38、l DEBUG程序采用的是命令行方式程序采用的是命令行方式 使用不方便，但使用不方便，但实用性强实用性强.是学习汇编语言程序、计算机硬件等课程的有效工具是学习汇编语言程序、计算机硬件等课程的有效工具.l 其他调试程序其他调试程序:Turbo Debugger(TD.exe)Code View Softice56DEBUG 主要命令一览主要命令一览57 DEBUG程序程序的具体作用的具体作用:1.查看查看/修改寄存器修改寄存器,内存单元的内容；内存单元的内容；2.学习寻址方式和指令系统学习寻址方式和指令系统；3.了解计算机取指令了解计算机取指令,执行指令的工作过程；执行指令的工作过程；4.调试有

39、问题的汇编语言程序。调试有问题的汇编语言程序。58注意：注意：DEBUG下符号与标志的对应关系下符号与标志的对应关系 59D:DEBUG ;进入进入DEBUG-R ;查看当前各寄存器的内容查看当前各寄存器的内容AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000DS=1271 ES=1271 SS=1271 CS=1271 IP=0100NV UP EI PL NZ NA PO NC1271:0100 B83412 MOV AX,1234-D 0:0 ;查看查看0：07FH内存块的内容内存块的内容0000:0000 9E

40、 0F C9 00 65 04 70 00-16 00 EB 07 65 04 70 00 .e.p.e.p.0000:0010 65 04 70 00 54 FF 00 F0-58 7F 00 F0 F5 E7 00 F0 e.p.T.X.、-U FFFF:0 ;反汇编反汇编FFFF:0 处的指令处的指令FFFF:0000 CD19 INT 19FFFF:0002 E000 LOOPNZ 0004、课后可参照下列步骤做实验课后可参照下列步骤做实验:60-A ;汇编一条指令汇编一条指令 1271:0100 MOV AX,12341271:0103-T=100 ;执行该指令执行该指令 AX=12

41、34 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000DS=1271 ES=1271 SS=1271 CS=1271 IP=0103 NV UP EI PL NZ NA PO NC1271:0103 E9C300 JMP 01C9-R ;查看指令执行后结果查看指令执行后结果 AX=1234 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000DS=1271 ES=1271 SS=1271 CS=1271 IP=0103 NV UP EI PL NZ NA PO NC-Q ;退

42、出退出DEBUGD:61A1A1A2A2A3A3A4A4A5A5A6A6A7A7OE OE B0B0GNDGND2 23 34 45 56 67 78 89 9101019 19 18 18 17 17 16 16 15 15 14 14 13 13 12121 1B1B1B2B2B3B3B4B4B5B5B6B6B7B7T/T/R R111120 20 VCCVCCA0A08286（8位双向三态总线驱动器）位双向三态总线驱动器）引脚图引脚图真值表真值表628286收发器和收发器和8086连接连接最小模式中最小模式中:数据允许信号数据允许信号DENDEN=0=0，表示在存储器、表示在存储器、I/

43、OI/O访问周期或中断响应周期。访问周期或中断响应周期。DEN=1 DEN=1，表示在表示在DMADMA方式方式 DT/R DT/R=1=1，A=B A=B；DT/R DT/R=0=0，B=A B=A DENDENADAD0 0ADAD1 1ADAD2 2ADAD3 3ADAD4 4ADAD5 5ADAD6 6ADAD7 7A A0 0A A1 1A A2 2A A3 3A A4 4A A5 5A A6 6A A7 7OEOEB B0 0B B1 1B B2 2B B3 3B B4 4B B5 5B B6 6B B7 7T T数数据据总总线线DT/DT/R R80868086828663OEO

44、EGNDGND2 23 34 45 56 67 78 89 91010191918181717161615151414131312121 1STBSTB11112020VCCVCCDIDI0 0DIDI5 5DIDI7 7DIDI6 6DIDI4 4DIDI3 3DIDI2 2DIDI1 1DQDQ0 0DQDQ5 5DQDQ7 7DQDQ6 6DQDQ4 4DQDQ3 3DQDQ2 2DQDQ1 1三态控制三态控制OEOE锁存控制锁存控制STBSTB0 00 01 1非非输入输入DIDI1 10 0 输出输出DQDQ1 10 0高阻高阻0 0非非 不变不变8282（8下降沿锁存下降沿锁存/三

45、态器三态器）引脚图引脚图648282-8086连接图连接图OE OE:输出允许信号输出允许信号OE=0 AD7AD0 OE=0 AD7AD0 输出输出（1 1）ALE=STB ALE=STB 出现正脉冲时出现正脉冲时,AD7AD0AD7AD0出现低出现低8 8 位地址信号位地址信号,将锁存将锁存 8 8 位地址位地址.（2 2）ALE=STB=0 ALE=STB=0 时时 AD7AD0 AD7AD0出现数据。出现数据。出现数据时出现数据时 不会影响已锁存地址信息不会影响已锁存地址信息8282DI0DI1DI2。DI7OEDO0DO1DO2DO3DO4DO5DO6DO7STBAD0AD1AD2AD3AD4AD5AD6AD7ALEA8A9A15A16A17A18A19.8282OESTB8086地地址址数据数据OE65结束语结束语谢谢大家聆听！谢谢大家聆听！66