2010年FPGA大作业试题.pdf

《2010年FPGA大作业试题.pdf》由会员分享，可在线阅读，更多相关《2010年FPGA大作业试题.pdf（3页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、20102010 年年基于基于 FPGAFPGA 的数字信号处理技术的数字信号处理技术课程结业大作业试题课程结业大作业试题一、笔答部分（60 分）1、请讨论 SRAMFPGA、反熔丝 FPGA、EEPROM 的 CPLD 的结构特征，并指出：（5 分）（1）在相同规模的条件下，哪一种可能的资源利用率最高，为什么？（2）在相同的逻辑实现条件下，哪一种逻辑实现时的电路时延可估算性最好。为什么？（3）在相同的资源利用的条件下，FPGA 和 CPLD，哪一种复杂逻辑的实现灵活性好，为什么？2、在采用 FPGA 或 CPLD 作为目标器件，来实现你的逻辑设计时，其选择的原则是什么，主要从哪几个限制因素去

2、考虑。（5 分）3、流水线技术提高系统处理速度同时也会造成输出滞后，并且需要额外的寄存器资源。因此有人认为，如果用 FPGA 来实现电路逻辑，宜采用流水线方式，而如使用 CPLD 来实现路逻辑，往往不必采用流水线方式，为什么？（5 分）4、请叙述几种 FPGA 设计优化措施，说明其原理。（5 分）5、请简述影响功耗的因素。给出几种 FPGA 设计过程中将低功耗的方法。（5 分）6、请简述如何保证 FPGA 的设计收敛？（5 分）7、从 Xilinx 或 Altera 公司的产品中任选一款嵌入式微处理器，请说明该处理器结构、性能、片上总线结构，及嵌入式系统开发流程与环境。（8 分）8、以 Xil

3、inx 或 Altera 的 FPGA 芯片为例，说明一下其各种配置方式以及配置过程。（5 分）9、请说一下你是如何理解 ASIC、FPGA、结构化 ASIC 的。（5 分）10、11、请解释 FPGA 为什么适合 DSP 应用？并请举例说明。（7 分）请查阅 Xilinx 或 Altera 公司最新系列 FPGA，说明其最新特性、资源、系列、结构特点、应用领域等。（5 分）二、实验部分（40 分）注：此部分实验的设计语言、设计工具、FPGA 器件任选，只要能满足设计要求即可。1、只读存储器（ROM）的 IP 核调用（15 分）设计要求：针对某一 FPGA 器件，调用一个只读存储器 ROM 的

4、 IP 核，并在ROM 中存储一组波形（正弦波、余弦波、三角波、方波等）。实验报告要求：要提交：说明 IP 核调用过程，及 ROM 中存储数据的产生方法。HDL 源程序仿真结果波形图 进行 FPGA 的综合与实现，给出资源利用率的报告。2、自拟设计（25 分）设计要求：设计内容可根据自己的兴趣或结合课题任选，难易程度不限，但不应是课堂讲义中的实例。从 FPGA 设计工具中（例如 ISE 中的 CORE Generator）选三种以上 IP核加入设计中，至少要用到时钟管理 IP，其他不限。用 HDL 建立测试平台（TestBench），给出两种仿真测试平台的源程序，其中一种应为 TextIO方式

5、。实验报告内容要求：1）设计概况，包括设计内容描述、设计结构框图、输入输出端口定义。2）所调用的 IP 核的描述。3）所用 FPGA 器件的性能描述（系列、型号、资源等）4）VHDL/Verilog源程序4）VHDL/Verilog仿真测试源程序，TextIO的输入输出文件。5）仿真结果波形图6）综合报告（注：通过加不同约束条件观察综合结果的不同）7）FPGA 的设计实现（实现结果、资源利用、性能分析、功耗分析等）各位同学你们好：附件是基于 FPGA 的数字信号处理课程的大作业试题，请大家：1、下学期开学一周之内提交作业，否则影响成绩录入。2、试题分两部分，笔答部分请打印上交给我，我的办公室：出版楼 115室。实验部分请发给郑哲老师。3、作业希望大家认真、独立完成，若有雷同，均给低分。谢谢！祝暑假愉快！陈禾