算机组成原理运算方法和运算器.ppt

《算机组成原理运算方法和运算器.ppt》由会员分享，可在线阅读，更多相关《算机组成原理运算方法和运算器.ppt（72页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 回回 顾顾21.1.什么是存储程序的概念？冯什么是存储程序的概念？冯.诺依曼计算诺依曼计算 机的基本思想是什么？机的基本思想是什么？2.2.计算机系统的硬件由哪些基本功能部件组计算机系统的硬件由哪些基本功能部件组 成？主要功能是什么？成？主要功能是什么？3.3.为什么要讨论计算机系统的层次结构？为什么要讨论计算机系统的层次结构？4.4.存储单元、地址、存储容量存储单元、地址、存储容量 回回 顾顾2输入设备输入设备输出设备输出设备入入出出接接口口和和总总线线外存设备外存设备主存储器主存储器高速缓存高速缓存控控 制制 器器运运 算算 器器计计算算机机硬硬件件系系统统组组成成v数据与文字在计算机中

2、的表示方法数据与文字在计算机中的表示方法v定点加法、减法运算定点加法、减法运算v定点乘法运算定点乘法运算v定点除法运算定点除法运算v定点运算器的组成定点运算器的组成v浮点运算方法和浮点运算器浮点运算方法和浮点运算器 章章 运算方法和运算器运算方法和运算器2主主主主 要要要要 内内内内 容容容容2.1 2.1 数据与文字在计算机中的的表数据与文字在计算机中的的表 示方法示方法 进位计数制：凡是按进位方式计数的数值就进位计数制：凡是按进位方式计数的数值就 叫做进位计数制。叫做进位计数制。基数：该进位制中允许选用的基本数码的基数：该进位制中允许选用的基本数码的个数个数。权：与数码位置有关的常数，简称

3、权：与数码位置有关的常数，简称 “权权”。进位计数制的相互转换进位计数制的相互转换 十进制十进制 二进制二进制 二进制二进制 十进制十进制数值数据的表示三要素：进位计数制、小数点、符号。数值数据的表示三要素：进位计数制、小数点、符号。数据格式数据格式定点数定点数浮点数浮点数定点整数定点整数:0:0X X22n n11定点小数定点小数:0:0X X1212nnX0 X1X2 XnX0 X1X2 Xn符号位符号位符号位符号位浮点数浮点数 :表示形式：表示形式：N=R N=RE E M M E-E-阶码阶码 M-M-尾数尾数 R-R-与所采用的进制有关与所采用的进制有关Es E1 E2 Em Ms

4、M1 M2 Mn阶符阶符数符数符阶码阶码尾数尾数常用补码或移码表示常用补码或原码表示常用补码或原码表示表示范围：表示范围：假如阶码和尾数均为原码表示：假如阶码和尾数均为原码表示：3232位浮点数：数符位浮点数：数符1 1位、阶码位、阶码8 8位、尾数位、尾数2323位位3232位定点整数：位定点整数：浮点数的规格化表示浮点数的规格化表示:M M 0.5 0.5负浮点数负浮点数负浮点数负浮点数溢出溢出溢出溢出负浮点数负浮点数负浮点数负浮点数溢出溢出溢出溢出负下溢负下溢正下溢正下溢 原码原码 数的机器码表示数的机器码表示纯整数纯整数X原原=纯小数纯小数X原原=X ,2n x 0 2n x=2n+|

5、x|,0 x -2n X ,1 x 0 1 x=1+|x|,0 x -1 特点：特点：表示简单易懂，但运算复杂，另外还存在表示简单易懂，但运算复杂，另外还存在 零表示的不唯一性。零表示的不唯一性。数的机器码表示数的机器码表示纯整数纯整数X反反=X ,2n x 0(2n+1 1)+x,0 x -2n 纯小数纯小数X反反=X ,1 x 0(2 2-n)+x,0 x -1 反码反码特点：特点：表示简单易懂，但运算复杂；另外还存在表示简单易懂，但运算复杂；另外还存在 零表示的不唯一性。零表示的不唯一性。数的机器码表示数的机器码表示纯整数纯整数X补补=X ,2n x 0 2n+1+x=2n+1-|x|,

6、0 x -2n 纯小数纯小数X补补=X ,1 x 0 2+x=2-|x|,0 x -1 补码补码特点：特点：符号位是通过运算得到的，可直接参与运算；符号位是通过运算得到的，可直接参与运算；另外零的表示具有唯一性。另外零的表示具有唯一性。移码移码定义定义:假如假如X X为为n+1n+1位（位（包括一位符号位包括一位符号位）则：）则：X X移移 =2 2n n+x +x，2 2n n-1 x -2-1 x -2n n 其中：其中：x x为真值为真值 2 2n n为符号位的位权为符号位的位权 结论：符号位为结论：符号位为 0 0 表示负值表示负值 符号位为符号位为 1 1 表示正值表示正值举例：举例

7、：n=7n=7X X移移=128+X =128+X 其中其中 -128x 127-128x 127比较：比较：10111011补补 1011 1011 移移1011 1011 补补 1011 1011 移移128128255255x x0 0127127-128-1280 0X X移移意义：意义：课堂练习：设机器字长为课堂练习：设机器字长为1616位，其中位，其中4 4位用来表示位用来表示阶码，阶码，1212位用来表示尾数，阶符和尾符各占一位。位用来表示尾数，阶符和尾符各占一位。求该浮点数用补码表示时的最大值、最小值和最小求该浮点数用补码表示时的最大值、最小值和最小绝对值。绝对值。最大值最大值

8、 0 111 0 1111 1111 1110 111 0 1111 1111 111最小值最小值 0 111 1 0000 0000 0000 111 1 0000 0000 000最小绝对值最小绝对值 0 000 0 0000 0000 0010 000 0 0000 0000 001补充：补充：IEEE754IEEE754标准中浮点数的定义标准中浮点数的定义 1985 1985年年IEEEIEEE提出了提出了IEEE754IEEE754标准。该标准规定标准。该标准规定基数为基数为2 2，阶码，阶码E E用移码表示，尾数用移码表示，尾数M M用原码表示，用原码表示，根据原码的规格化方法，最

9、高数字位总是根据原码的规格化方法，最高数字位总是1 1，该标，该标准将这个准将这个1 1缺省存储，使得尾数表示范围比实际存缺省存储，使得尾数表示范围比实际存储多一位。以单精度格式为例：书储多一位。以单精度格式为例：书真值（真值（1 1）S S 2 2E E127 127 （1.M1.M）举例：按举例：按IEEE754IEEE754标准写出标准写出176.0652176.0652的真值表达的真值表达 式和存储格式。式和存储格式。M1 M2 Mn Es E1 E2 EmMs数数符符1位位阶码阶码8位位尾数尾数23位位作业：作业：某浮点格式如下表所示，阶码部分连阶符共某浮点格式如下表所示，阶码部分连

10、阶符共m+1位，补码表示，以位，补码表示，以2为底；尾数共为底；尾数共n+1位，位，含一位数符，补码表示，规格化。含一位数符，补码表示，规格化。典型值 浮点数代码浮点数代码 真值真值非零最小正数100,0.100？最大正数011,0.111？绝对值最小负数 10,1.100？绝对值最大负数 011,1.000？表示范围：？表示范围：？分辨率：？分辨率：？v 非数值数据的表示（略）非数值数据的表示（略）v 校验码校验码 思想：让写入的信息符合某种约定的规律，在思想：让写入的信息符合某种约定的规律，在读出时检验其读出信息是否仍符合这一约定规律。读出时检验其读出信息是否仍符合这一约定规律。“冗余校验

11、冗余校验”奇偶校验：根据代码字的奇偶性质进行编码。奇偶校验：根据代码字的奇偶性质进行编码。奇偶校验电路结构图如下：奇偶校验电路结构图如下：校校验验位位F（校错信号）（校错信号）C/C（校验位形成）（校验位形成）D7D6D5D4D3D2D1D0并行奇偶统计电路并行奇偶统计电路并行奇偶统计电路并行奇偶统计电路 补码加法补码加法补码加法公式：补码加法公式：X+Y补补=X补补+Y补补 证明：证明：特点特点 *符号位参加运算；符号位参加运算；*如果是小数，则模如果是小数，则模2 2意义相加；意义相加；*如果是整数，则模如果是整数，则模 2 2n+1n+1 意义相加。意义相加。2.2 2.2 定点加法定点

12、加法/减法运算减法运算 -Y -Y补补=Y=Y补补+2+2-n-n /2/20 0举例：举例：问题的提出：问题的提出：-Y-Y补补=？补码减法补码减法补码加法公式：补码加法公式：X-Y补补=X补补+-Y补补 特点：特点：*将减法转化为加法将减法转化为加法 *符号位参加运算符号位参加运算2.2 2.2 定点加法定点加法/减法运算减法运算定点小数定点小数定点小数定点小数溢出概念与检测方法：溢出概念与检测方法：当两个数相加或相减的运算结果超出了机当两个数相加或相减的运算结果超出了机器本身能够表示的数据范围，这时就会产生溢器本身能够表示的数据范围，这时就会产生溢出现象。出现象。上溢上溢 下溢下溢2.2

13、 2.2 定点加法定点加法/减法运算减法运算判断溢出的方法：判断溢出的方法：（1）单符号位法：）单符号位法：V=C f+C 0 0 无溢出无溢出 V=1 有溢出有溢出（2）变形补码：）变形补码：V=Sf1+S f2 0 无溢出无溢出 V=1 有溢出有溢出举例：举例：基本的二进制加法基本的二进制加法/减法器减法器 （1）一位全加器）一位全加器2.2 2.2 定点加法定点加法/减法运算减法运算 （2 2）N N位行波进位加法位行波进位加法/减法器减法器 结构：由结构：由N N个一位全加器个一位全加器组成组成 工作原理：工作原理：当当 M=0M=0 加法加法 当当 M=1M=1 减法减法（3 3）十

14、进制加法器十进制加法器 一位一位BCDBCD加法器的功能及原理：加法器的功能及原理：完成两个一位十进制数的加法完成两个一位十进制数的加法十进制加法器的结构：十进制加法器的结构：由由N N个一位个一位BCDBCD加法器单元构成，加法器单元构成，可完成可完成N N位十进制数位十进制数的加法运算。的加法运算。举例：举例：积积 Z原原=（Xf Yf)（0.xn-1 x1 x0)（0.yn-1 y1 y0)如下图：如下图：2.3.1 2.3.1 原码并行乘法原码并行乘法1 1、人工算法与机器算法的同异性、人工算法与机器算法的同异性 原码乘法规则：原码乘法规则：被乘数被乘数 X原原=Xf.Xn-1 X1

15、X0 乘数乘数 Y原原=Yf.Yn-1 Y1 Y0 2.3 2.3 定点乘法运算定点乘法运算1 0 1 0 11 1 0 1 11 1 0 1 10 0 0 0 01 1 0 1 10 0 0 0 0+1 1 0 1 1 1 0 0 0 1 1 0 1 1 1早期机器采早期机器采用串行用串行移移位的方法，位的方法，但速度较慢。但速度较慢。2 2、无符号的高速阵列乘法器、无符号的高速阵列乘法器例如：例如：1 1 0 1 11 0 1 0 11 1 0 1 10 0 0 0 01 1 0 1 10 0 0 0 0+1 1 0 1 1 1 0 0 0 1 1 0 1 1 1实现：实现：5*55*5位

16、无符号的阵列乘法器逻辑电路图位无符号的阵列乘法器逻辑电路图特点：特点：空间上空间上并行；并行；时间上时间上相对并行。相对并行。由与门得到M*N M*N 位无符号的阵列乘法器逻辑框图位无符号的阵列乘法器逻辑框图2.3.2 补码并行乘法补码并行乘法1、补码与真值的关系：、补码与真值的关系：an-1 an-2 a0 N=*负权因数负权因数 12-n2、一般化的全加器（见下图）、一般化的全加器（见下图）类型类型 逻辑符号逻辑符号 操作操作0类类加速器加速器 X Y )Z CS1类类加速器加速器 X Y )Z C(S)2类类加速器加速器XY)Z(C)S3类类加速器加速器 X Y)Z(C)(S)3、直接补

17、码阵列乘法器、直接补码阵列乘法器4、举例、举例2.4 定点除法运算定点除法运算原码除法算法原理原码除法算法原理 1、恢复余数法、恢复余数法 2、加法交替法（不恢复余数法）、加法交替法（不恢复余数法）2.4.2 并行除法器并行除法器 1、可控制加法、可控制加法/减法（减法（CAS）单元）单元 2、不恢复余数的阵列除法器、不恢复余数的阵列除法器 举例：举例：作业：作业：P70 78 可控制加法可控制加法/减法（减法（CAS）单元）单元P=0 加加P=1减减借位输入借位输入借借位位输输出出（商商输输出出）余数输出余数输出除数右移输出除数右移输出返回不恢复余数的阵列除法器的逻辑结构图不恢复余数的阵列除

18、法器的逻辑结构图0CASCASCASCASCASCASCASCASCASCASCASCASCASCASCASCAS1q1q2q3r3r4r5r6r0r1r2y0 x0 x2y2x1y1y3x3x4x6x5反馈线：反馈线：返回v 数据与文字的表示方法数据与文字的表示方法v 定点加法定点加法 X+Y补补=X补补+Y补补v 定点减法定点减法 X-Y补补=X补补+-Y补补 v 定点乘法运算定点乘法运算Z原原=（Xf Yf)（0.xn-1 x1 x0)（0.yn-1 y1 y0)v 定点除法运算定点除法运算Z原原=（Xf Yf)（0.xn-1 x1 x0)/（0.yn-1 y1 y0)算术运算方法的总结

19、算术运算方法的总结定点运算器的组成定点运算器的组成2.5.1 2.5.1 逻辑运算逻辑运算 定义定义 逻辑数、逻辑运算逻辑数、逻辑运算 类型类型 逻辑非、逻辑加、逻辑乘、逻辑异逻辑非、逻辑加、逻辑乘、逻辑异 应用举例应用举例2.52.52.5.2 2.5.2 多功能算术多功能算术/逻辑运算单元逻辑运算单元ALUALU ALUALU定义定义：是组成运算器的核心部件。它不仅具有多是组成运算器的核心部件。它不仅具有多 种算术运算和逻辑运算的功能种算术运算和逻辑运算的功能,而且还具有而且还具有 先行进位逻辑。先行进位逻辑。以以SN74181SN74181为例：为例：SN74181SN74181是一个带

20、有输入函数发生器是一个带有输入函数发生器 的的4 4位并行位并行加法器加法器,它能实现它能实现1616种种算术算术 运算和运算和1616种种逻辑运算。逻辑运算。1.1.外部特性外部特性工作方式：工作方式：正逻辑正逻辑负逻辑负逻辑 控制方式：控制方式：M=0 M=0 算术运算算术运算M=1 M=1 逻辑运算逻辑运算芯片管脚介绍：芯片管脚介绍：控制端：控制端：S0 、S1 、S2、S3、M 输入端：输入端：A0、B0、A1、B1、A2、B2、A3、B3 进位输入端：进位输入端：Cn 输出端：输出端：F0、F1、F2、F3 进位输出端：进位输出端：Cn+4 比较输出端：比较输出端：A=B 进位发生输

21、出端：进位发生输出端：G 进位传递输出端：进位传递输出端：PALUALU功能特征功能特征：算术运算、逻辑运算、以及算术运算、逻辑运算、以及先行进位逻辑先行进位逻辑。2.2.设计思想（以设计思想（以4 4位位SN74181SN74181为例）为例）进位产生函数进位产生函数=G进位传递函数进位传递函数=PC C n+1n+1=Y=Y0 0+X+X0 0 C Cn nC C n+2n+2=Y=Y1 1+Y+Y0 0 X X1 1+X+X0 0 X X1 1 C Cn nC C n+3n+3=Y=Y2 2+Y+Y1 1 X X2 2+Y+Y0 0 X X1 1 X X2 2+X+X0 0 X X1 1

22、 X X2 2 C Cn nC C n+4n+4=Y=Y3 3+Y+Y2 2 Y Y3 3+Y+Y1 1 X X2 2 X X3 3+Y+Y0 0 X X1 1 X X2 2 X X3 3+X+X0 0 X X1 1 X X2 2 X X3 3 C Cn nG G*p p*Y Y3 3 X X3 3 Y Y2 2 X X2 2 Y Y1 1 X X1 1 Y Y0 0 X X0 0 C Cn n成组先行进位逻辑电路成组先行进位逻辑电路ALUALU的组合逻辑电路的组合逻辑电路74LS18174LS1813.3.优缺点优缺点 -优点：减少进位延迟时间，实现高速运算。优点：减少进位延迟时间，实现高速

23、运算。-缺点：以增加硬件电路为代价。缺点：以增加硬件电路为代价。4.4.硬件实现（硬件实现（练习练习）1.1.1616位位行波进位行波进位ALUALU2.2.1616位位并行并行ALUALU3.3.6464位位组内并行组内并行、组间串行组间串行的的ALUALU4.4.6464位位全并行全并行的的ALUALU？讨论：？讨论：如何利用多片如何利用多片SN74181SN74181和和SN74182SN74182组成下列组成下列ALU:ALU:成组先行进位逻辑电路成组先行进位逻辑电路-74LS182-74LS182C Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4

24、 C Cn nC Cn+4 n+4 C Cn nSN74181SN74181SN74181SN74181SN74181SN74181SN74181SN74181C CininC CininSN74182SN74182C CoutoutP P3 3 G G3 3 C Cn+12 n+12 P P2 2 G G2 2 C Cn+8 n+8 P P1 1 G G1 1 C Cn+4 n+4 P P0 0 G G0 0C Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nSN74181SN74181SN74181SN74

25、181SN74181SN74181SN74181SN74181C Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC CininC CininSN74182SN74182C CoutoutP P3 3 G G3 3 C Cn+12 n+12 P P2 2 G G2 2 C Cn+8 n+8 P P1 1 G G1 1 C Cn+4 n+4 P P0 0 G G0 0C Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cn+4 n+4 C Cn nC Cini

26、nC Coutout2.5.3 2.5.3 内部总线内部总线1.1.总线的概念总线的概念 总线就是一组能为多个部件、分时共享的公共信息通路。总线就是一组能为多个部件、分时共享的公共信息通路。2.2.总线的类型总线的类型 按位置分为按位置分为内部总线内部总线外部总线外部总线按传送方向分为按传送方向分为单向总线单向总线双向总线双向总线2.5.4 2.5.4 定点运算器内部总线的基本结构定点运算器内部总线的基本结构 大体有三种结构大体有三种结构单单 总总 线线双双 总总 线线三三 总总 线线运算器的基本组成：运算器的基本组成：ALU ALU、阵列乘除法器、寄存器、多路开关、阵列乘除法器、寄存器、多路

27、开关、三态缓冲器、和数据总线等逻辑部件。三态缓冲器、和数据总线等逻辑部件。2.6.1 2.6.1 浮点加法和减法运算浮点加法和减法运算 运算规则：设有两个浮点数运算规则：设有两个浮点数 X=2X=2Ex Ex M Mx x Y=2 Y=2Ey Ey M My yE Ex x E Ey :y :X Y=2 X Y=2Ex Ex M Mx x 2 2Ey Ey M My y =(M(Mx x 2 2Ex-Ey Ex-Ey M My y)2 2EyEy2.6 2.6 浮点运算方法和运算器浮点运算方法和运算器结果的尾数结果的尾数结果的阶码结果的阶码2.6 2.6 浮点运算方法和运算器浮点运算方法和运算

28、器基本步骤：基本步骤：1.1.零操作数检查零操作数检查2.2.对阶操作对阶操作 尾数右移尾数右移3.3.尾数的求和运算尾数的求和运算4.4.结果的规格化处理结果的规格化处理 左规左规 和和 右规右规5.5.舍入操作舍入操作6.6.检查阶码是否溢出检查阶码是否溢出（结合举例（结合举例 (P55(P55）2.6 2.6 浮点运算方法和运算器浮点运算方法和运算器2.6.2 2.6.2 浮点乘法运算和除法运算浮点乘法运算和除法运算运算规则：设有两个浮点数运算规则：设有两个浮点数 （参看（参看P57P57例题）例题）X=2X=2Ex Ex M Mx x Y=2 Y=2Ey Ey M My y X X Y

29、 =2 Y =2ExEx +Ey+Ey (M(Mx x M My y)X Y=2 X Y=2Ex-Ey Ex-Ey (M(Mx x M My y)特点：无需进行小数点对齐！特点：无需进行小数点对齐！2.6 2.6 浮点运算方法和运算器浮点运算方法和运算器2.6.3 2.6.3 浮点运算流水线浮点运算流水线 特征：在计算机上实现特征：在计算机上实现 时间并行性时间并行性 线性流水线的硬件基本结构图线性流水线的硬件基本结构图时钟时钟C CS S1 1S S2 2S Sk k输输入入输输出出L LL LL LL LL L浮点加减运算流水线浮点加减运算流水线浮点运算的流水时空图浮点运算的流水时空图阶码

30、比较 对阶操作 尾数相加 规格化C CN NA AS SX Xi iY Yi iNASCX X0 0Y Y0 0Z Z0 0NASCX X1 1Y Y1 1Z Z1 1NASCX X2 2Y Y2 2Z Z2 2NASCX X3 3Y Y3 3Z Z3 3NASCX X4 4Y Y4 4Z Z4 42.6 2.6 浮点运算方法和运算器浮点运算方法和运算器2.6.3 2.6.3 浮点运算流水线浮点运算流水线 流水线浮点加法器流水线浮点加法器小测验1、冯诺一曼机工作方式的基本特点是什么？、冯诺一曼机工作方式的基本特点是什么？2、一个阶、一个阶3位，尾数位，尾数6位（均不含符号位）的浮点规位（均不含

31、符号位）的浮点规格化数所对应的十进制真值表示范围是多少？格化数所对应的十进制真值表示范围是多少？3、74181芯片有几条控制线？芯片有几条控制线？74182是一种具有什么是一种具有什么功能的芯片？功能的芯片？Ci+1一位全加器一位全加器一位全加器一位全加器BiSiAiCi返回符号位符号位行波进位的补码加法行波进位的补码加法行波进位的补码加法行波进位的补码加法/减法器减法器减法器减法器溢出溢出Sn-1Sn-2S1S0Cn-1CnCn-2C2C1C0FAFAFAFAM=0加加M=1减减方式控制方式控制MBn-1An-1Bn-2An-2B1A1B0A0返回一一一一位位位位BBCCDD加加加加法法法法器器器器的的的的硬硬硬硬件件件件组组组组成成成成返回Si 3 Si 2 Si Si 0 S i 3 Si 2 Si1 Si 0 CiCi+1Xi 3 Yi 3 Xi 2 Yi 2 Xi 1 Yi 1 Xi 0 Yi 0一位一位BCD加法器单元加法器单元一位一位BCD加法器单元加法器单元一位一位BCD加法器单元加法器单元CnCn-1 C2C1C0Sn-1S1S0Xn-1 Yn-1X1 Y1X0 Y0444444444十十十十进进进进制制制制加加加加法法法法器器器器的的的的硬硬硬硬件件件件组组组组成成成成返回返回