数电经典题库.docx

《数电经典题库.docx》由会员分享，可在线阅读，更多相关《数电经典题库.docx（18页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、一、填空题数带I 转换：（5E ） 16- （） 2 （） 8=（） 10= （） 8421 BCD 2 .逻辑函数y = A + B+。力的反函数为。3 .时序逻辑电路按照触发器是否有统一的时钟控制分为同步时序电路和时 序电路。4 . 0C门称为门，多个0C门输出端并联到一起可实现 功能。5 .一般ADC的转换过程由采样、保持、和 4个步骤来完成。7 .数带U转换：（8F） 16=（） 10=（） 2=（） 8=（） 8421 BCDO.在三态输出的门电路中，输出端有高电平、和 三种状态。8 .按逻辑功能的不同特点，数字电路可分为 和时序逻辑电路两大类。9 .电路如以下图（图中为上升沿触发器

2、），触发器当前状态。为“100”，请问在时钟作用下，触发器下一状态隽。；。；为。.施密特触发器电路具有个稳态，而单稳态触发器电路只具有 个稳态。10 .电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这 种电路为.有一数码10010011,作为自然二进制数时，它相当于十进制数，作为 8421BCD码时，它相当于十进制数8 .在优先编码器电路中允许同时输入2个以上的编码信号。（）.移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围 内构成任意模值A的计数器。（）9 . RS触发器、JK触发器均具有状态翻转功能。（）.八路数据分配器的地址输入（选择控制）端有8个。

3、（）10 .两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加 器。（）.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步 时序电路和异步时序电路。（）11 .八路数据分配器的地址输入（选择控制）端有8个。（）. D/A的含义是模数转换。（）17 .当时序逻辑电路存在无效循环时该电路不能自启动。（）.TTL集成JK触发器正常工作时，其异步端R和S应接高电平。（）18 .一般ADC的转换过程由采样、保持、量化和编码4个步骤来完成。（）. TTL或非门多余输入端可以接高电平。（）19 .寄存器属于组合逻辑电路。（）.构成一个5进制计数器需要5个触发器。（）20 .石英晶体振荡器

4、的振荡频率取决于石英晶体的固有频率。（）.当时序逻辑电路存在有效循环时该电路能自启动。（）21 .三态门输出为高阻时，其输出线上电压为高电平。（）.超前进位加法器比串行进位加法器速度慢。（）22 .译码器哪个输出信号有效取决于译码器的地址输入信号。（）.五进制计数器的有效状态为五个。（）23 .施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（）24 .当时序逻辑电路存在无效循环时该电路不能自启动。（）. D/A的含义是模数转换。（）32 .构成一个7进制计数器需要3个触发器。（）.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加 器。（）33 .判断时

5、序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现。 （ ）.利用三态门可以实现数据的双向传输。（）34 . 555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（）. RS触发器、JK触发器均具有状态翻转功能。（）35 .施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态 （ ）.将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路 称为译码器。（）42 .设计一个3进制计数器可用2个触发器实现。（）.在优先编码器电路中允许同时输入2个以上的编码信号。（）43 .施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态。（）四、化简题1 .写出逻辑图的

6、逻辑函数式.用公式化简法将下面逻辑函数化为最简与或形式y( A B,C, D) = AB CD + ABD + AC D.用卡诺图化简法将下面逻辑函数化为最简与或形式y( A B,C, D) = 加,2,6,7,9,13,14).用卡诺图化简法将下面逻辑函数化为最简与或形式B,C, D) = m(l, 2,3,8,9,10) + (12,13,14,15).将以下逻辑函数化为最小项之和的形式Y(A, B,C, D) = AB D + ACD + BCD.用公式化简法将下面逻辑函数化为最简与或形式Y(A, B,C,D) = A + BCD + ABD.用卡诺图化简法将下面逻辑函数化为最简与或形式

7、y(A B,C, D) = Z%(1,2,3,9,10,11,15)五、分析画图题1 .写出下面逻辑图的逻辑函数式并说明电路能实现什么功能。.试用74HC153中的两个四选一数据选择器组成八选一数据选择器。(可以选用适当的门电路)Illi j) I 11 11 I I74HC153.画出图（a）中边沿触发器输出端。和。的电压波形。时钟脉冲CLK和输入端的电压波形如图（b）所示。设触发器的初始状态为。=0。DC1(b)(a)4 ,写出图（a）电路中触发器次态。与现态。和A、3之间关系的逻辑函数式, 并画出在图（b）给定的输入电压波形下触发器输出的电压波形。设触发器的初 始状态为。=0。ci1KC

8、LK(a)（b）5 .写出下面逻辑图的逻辑函数式并说明电路能实现什么功能。6 .试用74HC139中的两个2线-4线译码器接成一个3线-8线译码器。（可以选用 适当的门电路）A II AGi Ao A G?丫10丫11丫12yl32021 匕2 B3? ? ? ? ? ? ? ?7 .画出图（a）中边沿触发器输出端。和0的电压波形。时钟脉冲CLK和输入端的电压波形如图（b）所示。设触发器的初始状态为。=0。1DcCl(b)(b)(a) 8 .写出图(a)电路中触发器次态。*与现态。和A、5之间关系的逻辑函数式， 并画出在图(b)给定的输入电压波形下触发器输出的电压波形。设触发器的初 始状态为。

9、=0。(a)六、计算设计题.实现一个三人表决电路，多数表决，要求用三种方法。要求画出真值表，写出 逻辑表达式。(集成电路的设计可根据需要选择合适的门电路)(1)与非门；(2) 3-8译码器，芯片逻辑图如以下图(a)；(3) 8选1数据选择器，芯片逻辑图如以下图(b)oVIMOHNP0IQ3P3P4P5P6P7&A4GVIMOHNP0IQ3P3P4P5P6P7&A4G(b)(b)(a)2.74160的符号图如下所示，利用置数法将其构成6进制计数器。 CLK D D、D2 D. EP%SN74160 ET LD念。Q c3,以下图是用555定时器接成的施密特触发电路。假设V3=5V,加到匕。端的外

10、部控制电压力 =4丫，试求电路的吟+、和吟。%匕=4/4. (1)该555定时器组成什么电路？ (2)在题中输出电压以的坐标上画出相应 的输出波形。TR 555OUTTHVss COVcco八J J().01 nF4.5,分析以下图给出的同步时序逻辑电路，写出电路的驱动方程、状态方程和输出方 程，画出电路的状态装换图，说明电路能否自启动。6.74160的符号图如下所示，利用置零法将其构成6进制计数器。CLKD。D、D2D.EPtRl) SN74160 ET一c LD2) Q、 Q 2 c7 .在以下图所示电路中，假设取555定时器的电源电压为c= 12V,那么电路的吟+、和吟各等于多少?vcc

11、幼幼VCC lD8.分析以下图给出的同步时序逻辑电路，写出电路的驱动方程、状态方程和输出方 程，画出电路的状态装换图，说明电路能否自启动。14 .某函数/=（万+ A + c5）（46 + c5），该函数的反函数 O.如果对键盘上108个符号进行二进制编码，那么至少要 位二进制数码。15 . 74LS138是3线一8线译码器，译码为输出低电平有效，假设输入为A2A1A0=110时，输出匕匕口匕百应为 o16 .能够实现“线与”的TTL门电路叫 o.在逻辑电路中，三极管通常工作在 和 状态。17 . 一位数值比拟器的逻辑功能是对输入的两个数据进行比拟,它有Yab和三个输出端。18 . TTL集成

12、JK触发器正常工作时，其宿和基端应接 电平。19 .如果对160个符号进行二进制编码，那么至少需要 位二进制数。20 .组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来 所处的状态;时序逻辑电路任何时刻的输出信号，与该时刻的输入信 号;与信号作用前电路原来所处的状态。（答案填有关或无关）.发光二极管半导体数码显示器的内部接法有两种形式：共接法和共接 法。对于以上两种接法的发光二极管数码显示器，应分别采用电平驱动和电 平驱动的七段显示译码器。21 .在数字电路中，常用的计数制除十进制外，还有、o二、选择题1.能把正弦信号转换成矩形脉冲信号的电路是（）A、多谐振荡器 B、D/A转换器

13、 C、/K触发器 D、施密特触发器2,以下说法不正确的选项是（A.集电极开路的门称为0C门B.三态门输出端有可能出现三种状态C. 0C门输出端直接连接可以实现正逻辑的线与运算D.利用三态门电路不能实现双向传输.下面的逻辑符号哪一个是上升沿触发的触发器（）o00Qi4,在函数丫=43+。的真值表中，y=i的状态有多少个？ （ ）oA、7A、7B、4C、6D、55 .假设使JK触发器的次态输出满足Q* = Q,那么八K的取值为（）。A. J=09K = 0 B. ，=0,K = l C. ，=1,K = 1 D. J=l,K = 06.8线一3线优先编码器的输入为/。，当优先级别最低的/。有效时，

14、其余输入信号都无效时，输出耳匕耳的值是（ ）oA. IllB. 010C. 000D. 101.矩形脉冲信号的参数有（）0A.周期B.占空比C.脉宽D.以上都是.三变量函数尸（A,3,C） = A + BC的最小项表示中不含以下哪项（）A m2m5C、m3D、m7. 4个触发器构成计数器，该计数器可能的最大计数值是（）A. 4B. 8C. 42D. 24.以下图所示电路中输出端y的逻辑式为（）01C B A n I I I I I I I74HC151YA. Y = A B. Y = B C. Y = C D. Y = C. N变量的最小项应有（）个。A、2nB、2NC、ND、2-1.最小项译

15、码器的输入地址线为4根，那么输出线为多少根（）A、8B、12C、16D、20.以下哪一个不是时钟信号的触发方式（）oA.电平触发B.脉冲触发C.边沿触发D.门控触发.同步时序电路和异步时序电路比拟，其差异在于后者（）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7 . 3个触发器构成计数器，该计数器可能的最大计数值是（）A. 2B. 3C. 32D. 2316 .以下四个数中，与十进制数（163） 10不相等的是（）A、（A3） 16 B、（10100011） 2 C、（000101100011） 8421BCD D、（203） 817 . N个变量可以构成

16、多少个最小项（）A、 N B、 2N C、 2N D、 2N-118 .以下功能不是二极管的常用功能的是（）A、检波 B、开关 C、放大 D、整流20 .译码器的输入地址线为4根，那么输出线为多少根（）A、 8B、 12 C、 16D、 2021 . A/D转换器中，转换速度最高的为（）转换A、并联比拟型B、逐次逼近型C、双积分型D、计数型.当三态门输出高阻状态时，输出电阻为（）A、无穷大B、约100欧姆 C、无穷小D、约10欧姆.以下错误的选项是（）A.数字比拟器可以比拟数字大小B.实现两个一位二进制数相加的电路叫全加器C.实现两个一位二进制数和来自低位的进位相加的电路叫全加器D.编码器可分

17、为普通全加器和优先编码器22 .离散的，不连续的信号，称为（ ）oA.模拟信号B.数字信号C.随机信号D.周期信号23 .组合逻辑电路通常由（）组合而成。A.门电路B.触发器C.计数器D.寄存器26.8线一3线优先编码器的输入为I。一L,当优先级别最高的b有效时，其输出 的值是（ ）oA. Ill B. 010 C. 000 D. 101.十六路数据选择器的地址输入（选择控制）端有（）个。A. 16 B. 2 C. 4 D. 8. 一位8421BCD码译码器的数据输入线与译码输出线的组合是（）。A. 4:6 B. 1:10 C. 4:10 D. 2:4.函数b= A（48）的结果是（）A. A

18、B B. AB C. ABD. AB.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0,在4个 移位脉冲CP作用下，四位数据的移位过程是（ ）oA. 10110110110010000000 B. 10110101001000010000.可以直接线与的器件是（）A. OC 门 B. I2L 门C. ECL 门D. TTL 门.能把正弦信号转换成矩形脉冲信号的电路是（）A.多谐振荡器B.D/A转换器 C.JK触发器D.施密特触发器.接通电源就能输出矩形脉冲波形的是（）A.多谐振荡器B. D/A转换器C. JK触发器D.施密特触发器32 .在函数F=AB+CD的真值表中，F=1的状

19、态有多少个？（A、 2 B、 4 C、 6A、 2 B、 4 C、 6D、733 .对于以下图所示波形，其反映的逻辑关系是：（）A tA tA、与非关系B、异或关系C、同或关系D、或关系.矩形脉冲信号的参数有（）oA.周期 B.占空比 C.脉宽D.以上都是.电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（ ）oA.组合电路B.时序电路34 .十进制数25用8421 BCD码表示为（）。A.10101B. 00100101 C. 100101 D. 1010.在以下逻辑电路中，不是组合逻辑电路的有（ ）oA.译码器 B.编码器 C.全加器 D.寄存器.把一个五进制计数

20、器与一个四进制计数器串联可得到（）进制计数器。A. 4B. 5C. 9D. 20N个触发器可以构成最大计数长度（进制数）为（）的计数器。A. NB. 2nC. N2D. 2N.同步时序电路和异步时序电路比拟，其差异在于后者（ ）oA.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关42 .将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（）0A.采样 B.量化 C.保持 D.编码.假设某ADC取量化单位=：幺“，并规定对于输入电压3在0W：力， 88认为输入的模拟电压为0V,输出的二进制数为000,那么。町 。0时，输出的二进制数为（）oA.

21、001 B. 101 C. 110 D. Ill.指出以下电路中能把串行数据转换为并行数据的是（）A、JK触发器 B、3线-8线译码器C、移位寄存器D、十进制计数器.逻辑函数F=A（A3）=（）oA. BB. AC. A5D.入8.在何种输入情况下，“与非”运算的结果是逻辑0。（）A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1.假设在编码器中有50个编码对象，那么要求输出二进制代码位数为（）位。A. 5B. 6C. 10D. 50.在以下逻辑电路中，不是组合逻辑电路的有（）。A.译码器 B,编码器 C.全加器 D.寄存器.以下逻辑电路中为时序逻辑电路的是（）0A.变量译码器

22、B.加法器 C.数码寄存器 D.数据选择器.用二进制码表示指定离散电平的过程称为（）。A.采样 B.量化 C.保持 D.编码.将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 （）oA.采样 B.量化 C.保持 D.编码三、判断题1 .D/A的含义是数模转换。（）. T触发器、JK触发器均具有状态翻转功能。（）2 .当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发 生，这种因果关系称为与运算。（）.两个二进制数相加，同时加上来自低位的进位，称为全加，所用的电路为全加 器。（）3 .转换精度和转换速度是衡量D/A、A/D转换器性能的两个重要指标。（）7.判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现。（ ）