芯片结构.pptx

《芯片结构.pptx》由会员分享，可在线阅读，更多相关《芯片结构.pptx（127页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.1 / 127TMS320X281x 的结构的结构 第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.2 / 127前前 言言（1） 现在，广泛使用的现在，广泛使用的 TI 的的 DSP 有三个系列：有三个系列：C2000、C5000和和C6000，C3x 也有些应用，而其它型号都基本淘汰。也有些应用，而其它型号都基本淘汰。 同一系列中不同型号的同一系列中不同型号的 DSP 一般都具有相同的一般

2、都具有相同的 DSP 核，相同或兼核，相同或兼容的汇编指令系统；而它们的差别仅在于片内储存器的大小，外设资源容的汇编指令系统；而它们的差别仅在于片内储存器的大小，外设资源（如定时器、串口、并口等）的多少。（如定时器、串口、并口等）的多少。 不同系列的不同系列的 DSP 它们的汇编指令系统不兼容，但汇编语言的语法非它们的汇编指令系统不兼容，但汇编语言的语法非常相似。常相似。 除了汇编语言外，除了汇编语言外， TI 还为每个系列的还为每个系列的 DSP 都提供了优化都提供了优化 C 编译编译器，以方便使用器，以方便使用 C 语言进行开发，其效率可以作到汇编语言的语言进行开发，其效率可以作到汇编语言

3、的 90% 甚甚至更高。至更高。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.3 / 127前前 言言（2） C2000 系列是一个控制器系列，全部为系列是一个控制器系列，全部为 定点定点 DSP。该系列中的一些型号具。该系列中的一些型号具有片内有片内 FLASH ROM，如，如 TMS320LF24X、 TMS320LF240X 等。等。 TI 所有的所有的 DSP 中，也只有中，也只有 C2000 系列具有片内系列具有片内 FLASH RAM。 作为控制器，作为控制器，C2000 系列除系列除了有一个了有一个D

4、SP 内核外，还有大量内核外，还有大量的外设资源，如的外设资源，如 A/D、定时器、定时器、各种串口（同步或异步）、看门狗、各种串口（同步或异步）、看门狗、CAN 总线、总线、PWM 发生器、数字发生器、数字 I/O 脚等。特别是脚等。特别是 C2000 系列系列的异步串口可以与的异步串口可以与 PC 的的 UART 相连，也是相连，也是 TI 所有所有 DSP 中唯一中唯一具有异步串口的系列。具有异步串口的系列。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.4 / 127前前 言言（3） C5000 系列是一个定

5、点低功耗系列，特别适用于手持通讯产品，如手机、系列是一个定点低功耗系列，特别适用于手持通讯产品，如手机、PDA、GPS 等。目前的处理速度一般在等。目前的处理速度一般在 80MIPS400MIPS。C5000 系列主要分为系列主要分为 C54XX 和和 C55XX 两个系列，这两个系列在执行代码级是兼容的，但它们的汇编指令两个系列，这两个系列在执行代码级是兼容的，但它们的汇编指令系统却不同。系统却不同。 C5000 系列提供的主要外设有系列提供的主要外设有McBPS 同步串口，同步串口，HPI 并行接口，定并行接口，定时器、时器、DMA等。另外，在等。另外，在 C5000 的的一些型号中还提供

6、了一些型号中还提供了 PCI 接口。接口。C5000 几乎都只提供几乎都只提供 BGA 球型封装，球型封装，在在 P C B 板 制 作 时 需 用 多 层 板 。板 制 作 时 需 用 多 层 板 。C5000 的功耗较大，需仔细考虑的功耗较大，需仔细考虑DSP 芯片与系统其它部分的电力分配，芯片与系统其它部分的电力分配，适当选择适当选择 DC-DC 转换器。转换器。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.5 / 127前前 言言（4） C6000 系列是一个系列是一个32位的高性能位的高性能DSP芯片，目

7、前处理速度从芯片，目前处理速度从800MIPS2400MIPS，而且还在不断提高。其中，而且还在不断提高。其中，C62XX为定点系列，为定点系列，C67XX 和和 C64XX为浮为浮点系列。点系列。C6000 系列也提供系列也提供 EMIF 外部储存器扩展接口，方便用户直接使用外部储存器扩展接口，方便用户直接使用 SDRAM、SBSRAM、SRAM、EPROM 等各种储存器。等各种储存器。 C6000 系列除了有一个系列除了有一个DSP 内核外，还有大量的外设资源，如内核外，还有大量的外设资源，如 A/D、定时器、各种串口（同步或、定时器、各种串口（同步或异步）、看门狗、异步）、看门狗、CAN

8、 总线、总线、PWM 发生器、数字发生器、数字 I/O 脚等。特脚等。特别是别是 C2000 系列的异步串口可以系列的异步串口可以与与PC的的 UART 相连，也是相连，也是TI所有所有DSP中唯一具有异步串口的系列。中唯一具有异步串口的系列。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.6 / 127前前 言言（5） C3X 系列虽然不是目前系列虽然不是目前 TI 的主流产品，但作为一个的主流产品，但作为一个 32 位的低价位浮点位的低价位浮点 DSP，仍然被广泛使用。其中，仍然被广泛使用。其中 TMS320VC

9、33 的价格在的价格在 ￥200 圆左右，其最高处圆左右，其最高处理速度为理速度为 150MFLOPS。C3X 系列的结构比较简单主要有同步串口、系列的结构比较简单主要有同步串口、DMA 通道、通道、定时器，能用于数字定时器，能用于数字 I/O 的引脚也只有的引脚也只有 2 条。条。 C3X 系列的基本特点如下：系列的基本特点如下：q 高品质的浮点高品质的浮点 DSP，13ns 和和 17ns 指令周期指令周期q 34K32 位片内位片内 RAMq 5 PLL 时钟发生器时钟发生器q 低功耗，低功耗，CPUFreqInMHz = Freq; / Initialize timer periodT

10、imer-PeriodInUSec = Period;temp = (long) (Freq * Period); / 150MHz100us=15000Timer-RegsAddr-PRD.all = temp;Timer-RegsAddr-TPR.all = 0; / Set pre-scale counter to divide by 1 Timer-RegsAddr-TPRH.all = 0;/ Initialize timer control register:Timer-RegsAddr-TCR.bit.TSS = 1/0; / 1 = Stop timer, 0 = Start

11、Timer Timer-RegsAddr-TCR.bit.TRB = 1; / 1 = reload timerTimer-RegsAddr-TCR.bit.SOFT = 1;Timer-RegsAddr-TCR.bit.FREE = 1; / Timer Free RunTimer-RegsAddr-TCR.bit.TIE = 1; / 1 = Enable Timer Interrupt 上面的函数中上面的函数中周期寄存器周期寄存器由给定的由给定的 DSP 时钟频率时钟频率 Freq（MHz）和定时和定时器周期器周期 Period（s） 两个参数确定。初始化后定时器处于停止状态。两个参数确

12、定。初始化后定时器处于停止状态。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.58 / 127外设模块外设模块第二章第二章 TMS320X281x 的的结构结构 2-3 2-3 存储器管理存储器管理2-2 2-2 CPU 控制器控制器本本 章章 小小 结结2-12-1 TMS320X281x 基本结构基本结构 2-42-4 TMS320X281x 系统功能系统功能 2-52-5 TMS320X281x 外设模块外设模块 第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作

13、者：张志杰 版本 5.0No.59 / 127事事 件件 管管 理理 模模 块块 两个两个事件管理模块事件管理模块，分别提供用于，分别提供用于运动控制运动控制和和电机控制电机控制功能和特性，各有以下功能模块：功能和特性，各有以下功能模块： 两个通用定时器两个通用定时器 三个全比较器三个全比较器 PWM 电路电路 三个捕获单元三个捕获单元 一个正交编码器脉冲电路一个正交编码器脉冲电路 中断逻辑中断逻辑第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.60 / 127模数转换模块模数转换模块简介简介12 位采样保持位采样保

14、持 A/D，最小转换时间为，最小转换时间为 80ns；16 个模拟输入通道；个模拟输入通道； 可单转换或连续转换（自动排序）；可单转换或连续转换（自动排序）； 转换可由软件、内部事件或外部事件启动；转换可由软件、内部事件或外部事件启动； 两级数据结果寄存器；两级数据结果寄存器； 可编程预定标选择和中断、查询操作。可编程预定标选择和中断、查询操作。A/D 转换模块的特点转换模块的特点：第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.61 / 127模数转换模块模数转换模块（ADC）的主要功能是完成的主要功能是完成模拟量

15、到数字量的转换，因此它在模拟量到数字量的转换，因此它在测控系统测控系统中中应用十分普遍。在实际工程应用中，我们经常应用十分普遍。在实际工程应用中，我们经常要完成对多个模拟量的采样，所以许多模数转要完成对多个模拟量的采样，所以许多模数转换芯片都具有多路模拟信号输入通道。下图所换芯片都具有多路模拟信号输入通道。下图所示为常用的示为常用的 A/D 转换器的基本原理。转换器的基本原理。 模数转换模块模数转换模块的的工作原理工作原理在上图中，在上图中，A/D 转换器转换器允许允许 8 个模拟信号输入（个模拟信号输入（IN0 IN7），需要对某个模拟量进行转换时，），需要对某个模拟量进行转换时，CPU 将

16、模拟量的编将模拟量的编号由号由 AD0AD2 写入转换器，控制写入转换器，控制多路开关多路开关将相应的模拟量将相应的模拟量送入转换电路。由启动信号送入转换电路。由启动信号 Start 控制启动转换，转换结束后控制启动转换，转换结束后将转换结果锁存于输出三态寄存器，并向将转换结果锁存于输出三态寄存器，并向 CPU 发出转换结束发出转换结束信号信号 EOC。CPU 在接到在接到 EOC 信号后控制信号后控制 OE 信号从输出三信号从输出三态寄存器中读出转换结果。这样，在态寄存器中读出转换结果。这样，在 CPU 的控制下的控制下A/D 转换转换器器就完成了一次模拟量的转换过程。就完成了一次模拟量的转

17、换过程。CPU 重复上述过程将不同重复上述过程将不同的模拟量编号送至的模拟量编号送至 AD0AD2，就可以实现不同模拟量的依，就可以实现不同模拟量的依次转换。次转换。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.62 / 127281x ADC模块模块的的工作原理工作原理 TMS320X281x 片上集成的片上集成的模模/ /数转换模块数转换模块的基的基本工作原理与上述过程相同，但该芯片在本工作原理与上述过程相同，但该芯片在模模/ /数转换模块数转换模块中增加了两个中增加了两个自动排序器自动排序器（每个最多可支持每

18、个最多可支持 8 个模拟量个模拟量）和和 16 个可单独访问的个可单独访问的结果寄存器结果寄存器（RESULT0RESULT15）。图。图 8-1 所示为该模块的结构原理图。所示为该模块的结构原理图。如图所示，该结构允许程序在如图所示，该结构允许程序在自动排序器自动排序器中一次写好模中一次写好模拟量的转换顺序，拟量的转换顺序，模模/ /数转换模块数转换模块就可在启动信号控制下就可在启动信号控制下顺序完成转换，而无需顺序完成转换，而无需 CPU 的参与。的参与。 由于具有由于具有 16 个可单独访问的结果寄存器，因此个可单独访问的结果寄存器，因此给给 CPU 读取转换结果留有更大的时间自由度。在

19、转换读取转换结果留有更大的时间自由度。在转换的启动信号上，该模块支持由软件启动、两个事件管理的启动信号上，该模块支持由软件启动、两个事件管理器的事件源和外部信号器的事件源和外部信号( (通过通过 ADCSOC 引脚输入引脚输入) )这这三种类型的信号源作为转换的启动信号。由此可以看出，三种类型的信号源作为转换的启动信号。由此可以看出，TMS320X281x 片上集成的片上集成的模模/ /数转换模块数转换模块相对于一相对于一般的模数转换芯片具有较多的应用优势。般的模数转换芯片具有较多的应用优势。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张

20、志杰 版本 5.0No.63 / 127自动排序器自动排序器的的操作原理操作原理 DSP 控制器控制器 A/D 转换模块的自动排序器包括两个转换模块的自动排序器包括两个 8 状态排序器状态排序器（SEQ1和和 SEQ2），这两个排序器也可级联成一个），这两个排序器也可级联成一个 16 状态的排序器。这状态的排序器。这里的里的“状态状态”表示排序器可以执行的自动转换数目。表示排序器可以执行的自动转换数目。 在自动排序模式下，在自动排序模式下，ADC 模块可对一序列转换进行自动排序。对于每模块可对一序列转换进行自动排序。对于每个转换，任何一个可获得的输入通道都可通过模拟输入通道的多路选择器切个转换

21、，任何一个可获得的输入通道都可通过模拟输入通道的多路选择器切换；转换结束后，所选通道的数字量被保存在相应的结果寄存器中，即第一换；转换结束后，所选通道的数字量被保存在相应的结果寄存器中，即第一个结果保存在个结果保存在 RESULT0 中，第二个保存在中，第二个保存在 RESULT1 中，依次类推。中，依次类推。 8 状态和状态和 16 状态模式的排序器的操作过程是基本一样的，稍微有些差状态模式的排序器的操作过程是基本一样的，稍微有些差别。别。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.64 / 127双排序器双排

22、序器工作方式工作方式（1） 这这 2 个独立的自动排序器，每个最多可对个独立的自动排序器，每个最多可对 8 个模拟量进行转换排序。两个自动排序器有两个模拟量进行转换排序。两个自动排序器有两种工作方式：一种是两个排序器分别独立进行模种工作方式：一种是两个排序器分别独立进行模拟量的排序，称为拟量的排序，称为双排序器工作方式双排序器工作方式；另一种是；另一种是将两个排序器级联起来，组成一个可支持将两个排序器级联起来，组成一个可支持 16 个个模拟量排序的排序器，这种方式称为模拟量排序的排序器，这种方式称为级联工作方级联工作方式式。 为了讲述方便，在为了讲述方便，在双排序器工作方式双排序器工作方式下，

23、将下，将 2 个个自动排序器分别用自动排序器分别用 SEQ1 和和 SEQ2 表示，表示，SEQ1 的的8 个排序用个排序用 CONV00CONV07 表示，表示，SEQ2 的的 8 个排序用个排序用 CONV08CONV15 表示；在表示；在级联工作级联工作方式方式下，将级联的自动排序器用下，将级联的自动排序器用 SEQ 表示，表示，SEQ 的的16 个排序用个排序用 CONV00CONV15 表示。表示。下图（参见教材图下图（参见教材图8- -3）为排序器工作在）为排序器工作在双排序器双排序器工作方式工作方式下的结构框图。下的结构框图。 ADC 功能框图功能框图 （双序列模式）（双序列模式

24、）第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.65 / 127双排序器双排序器工作方式工作方式（2） 从图中可以看出，两个从图中可以看出，两个自动排序器自动排序器独立工作，分别独立工作，分别通过控制模拟量输入的多路开关来选择进入转换的模拟通过控制模拟量输入的多路开关来选择进入转换的模拟量。在每个排序器中有量。在每个排序器中有 8 个个 4 位二进制数用于模拟位二进制数用于模拟信号通道的排序，称为信号通道的排序，称为通道选择器通道选择器（Ch_Sel），有一，有一个个转换通道数量控制器转换通道数量控制器（MAX C

25、ONV）用于控制该排用于控制该排序器当前进行排序的通道数量。序器当前进行排序的通道数量。SEQ1 可由软件、事可由软件、事件管理器件管理器 A、ADCSOC 引脚作为转换启动事件，引脚作为转换启动事件，SEQ2 可由软件和事件管理器可由软件和事件管理器 B 作为转换启动事件。作为转换启动事件。 在在模模/ /数转换通道数转换通道初始化完成后，排序器在转换启初始化完成后，排序器在转换启动事件的控制下，由排序队列中的第一个通道开始，将动事件的控制下，由排序队列中的第一个通道开始，将待转换模拟量的通道编号发送到多路开关，控制多路开待转换模拟量的通道编号发送到多路开关，控制多路开关将相应的模拟量送入转

26、换器进行转换，然后依次转换关将相应的模拟量送入转换器进行转换，然后依次转换排序队列中的其他通道。在初始化排序器时，排序队列中的其他通道。在初始化排序器时，DSP 还还允许在通道排序序列中多次出现同一通道编号，这样可允许在通道排序序列中多次出现同一通道编号，这样可在一次队列循环中对同一模拟信号实现多次采样。在一次队列循环中对同一模拟信号实现多次采样。 在在双排序器工作方式双排序器工作方式下，当两个排序器的转换启动下，当两个排序器的转换启动事件同时发生时，需要对两个转换请求进行仲裁，在事件同时发生时，需要对两个转换请求进行仲裁，在模模/ /数转换模块数转换模块中有一个中有一个排序仲裁器排序仲裁器来

27、完成两个排序器的请来完成两个排序器的请求仲裁。当一个排序器发生转换启动事件时，如果另一求仲裁。当一个排序器发生转换启动事件时，如果另一个排序器的转换请求正在被处理，则该排序器必须等待个排序器的转换请求正在被处理，则该排序器必须等待正在进行的转换完成后再开始执行。例如，当正在进行的转换完成后再开始执行。例如，当 A/D 转转换正在忙于处理换正在忙于处理 SEQ2 的操作时，若的操作时，若 SEQ1 启动一个启动一个SOC 信号后，则信号后，则 A/D 转换器完成转换器完成 SEQ2 的操作之后的操作之后立即开始响应立即开始响应 SEQ1 的请求。的请求。 第二章第二章 TMS320X281x 的

28、结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.66 / 127级联级联工作方式工作方式 下图（教材图下图（教材图8- -2）所示为排序器工作在）所示为排序器工作在级联工作方式级联工作方式下下的结构框图。从图中可以看出，两个的结构框图。从图中可以看出，两个自动排序器自动排序器级联后构成一级联后构成一个最多可支持个最多可支持 16 通道模拟量排序的通道模拟量排序的自动排序器自动排序器，在排序器中，在排序器中有有 16 个个 4 位二进制数构成的位二进制数构成的通道选择器通道选择器（Ch_Sel），可用，可用于于 16 个模拟信号通道的排序，有一个个模拟信号通

29、道的排序，有一个转换通道数量控制器转换通道数量控制器（MAX CONV），可用于控制该排序器当前进行排序的通道，可用于控制该排序器当前进行排序的通道数量。排序器可由软件、事件管理器数量。排序器可由软件、事件管理器 A、事件管理器、事件管理器 B 和和 ADCSOC引脚作为转换启动事件。该方式的转换过程与引脚作为转换启动事件。该方式的转换过程与双排序双排序器工作方式器工作方式的过程相同，只是现在只有一个的过程相同，只是现在只有一个 16 通道的排序器，通道的排序器，不存在排序器请求的仲裁问题。不存在排序器请求的仲裁问题。 AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0 x

30、3;. AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 0 x2; ADC 功能框图功能框图 (级联模式级联模式)第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.67 / 127两种排序器两种排序器工作方式工作方式的的比较比较第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.68 / 127模数转换模块模数转换模块的的相关寄存器相关寄存器 在在 DSP 的模数转换模块（的模数转换模块（ADC）中，由于最多要控制对）中，由于

31、最多要控制对 16 个模拟量个模拟量的采样，模块中涉及的寄存器数目较多，共有的采样，模块中涉及的寄存器数目较多，共有 26 个，因此将这些寄存器分个，因此将这些寄存器分为四组：为四组：控制寄存器控制寄存器、自动排序器寄存器自动排序器寄存器、转换结果寄存器转换结果寄存器和和校准结果寄存校准结果寄存器器。控制寄存器控制寄存器共有共有 3 个个 16 位的寄存器，主要用于存储模块的状态信息位的寄存器，主要用于存储模块的状态信息和控制信息；和控制信息；自动排序器寄存器自动排序器寄存器包括包括 1 个个 16 位的最大转换通道数寄存器、位的最大转换通道数寄存器、4 个个 16 位的通道选择排序控制寄存器

32、和位的通道选择排序控制寄存器和 1 个个 16 位的自动排序状态寄存位的自动排序状态寄存器，主要用于存放与自动排序相关的状态和控制信息；器，主要用于存放与自动排序相关的状态和控制信息；16 个个 16 位的位的转换转换结果寄存器结果寄存器分别用于存放分别用于存放 16 个排序模拟量的转换结果；个排序模拟量的转换结果；校准结果寄存器校准结果寄存器专专门用于存放转换器的校准系数，在进行采样时，系统会自动利用该寄存器的门用于存放转换器的校准系数，在进行采样时，系统会自动利用该寄存器的值对转换结果进行修正和校准。表值对转换结果进行修正和校准。表 2-36 列出了这列出了这 25 个寄存器的名称、简个寄

33、存器的名称、简称和地址，下面按分组来依次介绍这些寄存器。称和地址，下面按分组来依次介绍这些寄存器。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.69 / 127ADC 相关寄存器相关寄存器一览表一览表寄存器分组寄存器名称简称地址控制寄存器ADC控制寄存器 1ADCTRL17100hADC控制寄存器 2ADCTRL27101hADC控制寄存器 3ADCTRL37118h自动排序寄存器最大转换通道数寄存器MAXCONV7102h通道选择排序控制寄存器 1CHSELSEQ 17103h通道选择排序控制寄存器 2CHSEL

34、SEQ 27104h通道选择排序控制寄存器 3CHSELSEQ 37105h通道选择排序控制寄存器 4CHSELSEQ 47106h自动排序状态寄存器AUTO_SEQ_SR7107h寄 存 器 分 组寄 存 器 名 称简 称地 址转换结果寄存器转换结果缓冲寄存器 0RESULT 07108h转换结果缓冲寄存器 1RESULT 17109h转换结果缓冲寄存器 2RESULT 2710ah转换结果缓冲寄存器 3RESULT 3710bh转换结果缓冲寄存器 4RESULT 4710ch转换结果缓冲寄存器 5RESULT 5710dh转换结果缓冲寄存器 6RESULT 6710eh转换结果缓冲寄存器

35、7RESULT 7710fh转换结果缓冲寄存器 8RESULT 87110h转换结果缓冲寄存器 9RESULT 97111h转换结果缓冲寄存器 10RESULT 107112h转换结果缓冲寄存器 11RESULT 117113h转换结果缓冲寄存器 12RESULT 127114h转换结果缓冲寄存器 13RESULT 137115h转换结果缓冲寄存器 14RESULT 147116h转换结果缓冲寄存器 15RESULT 157117h状态和标志寄存器ADC 状态和标志寄存器ADCST7119h第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志

36、杰 版本 5.0No.70 / 127模数转换模块模数转换模块的的控制寄存器控制寄存器A/D 转换控制寄存器转换控制寄存器 ADCTRL1 ：保留保留15RST141312111098SUSM1SUSM0ACQ3ACQ2ACQ1ACQ0CPS7SEQO6543210SEQCSEQC保留保留保留保留保留保留保留保留位位15：保留：保留位位14：软件复位：软件复位位位1312：仿真时用：仿真时用位位118：采样时间窗口设置：采样时间窗口设置位位7：转换时间设置（预分频）：转换时间设置（预分频）位位6：连续工作设置：连续工作设置位位5：中断请求优先级设置：中断请求优先级设置位位4：级联排序器模式设置

37、：级联排序器模式设置位位3：保留：保留位位2：保留：保留位位1：保留：保留位位0：保留：保留第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.71 / 127模数转换模块模数转换模块的的控制寄存器控制寄存器A/D 转换控制寄存器转换控制寄存器 ADCTRL2 ：EVBE15RSQ1141312111098SOC1保留保留SQ1II1M保留保留EVAESQ1X7RSQ26543210SOC2保留保留SQ2II2M保留保留SQ2V位位15：EVB 级联排序使能级联排序使能位位14：排序器：排序器 1 复位复位位位13：SE

38、Q1 转换启动信号转换启动信号位位11：S1 中断使能中断使能位位10：SEQ1 中断方式设置中断方式设置位位8：SEQ1 由由 EVA 触发使能触发使能位位5：SEQ2 SOC位位7：SEQ1 外部启动信号外部启动信号位位6：SEQ2 RESET位位3：SEQ2 中断使能中断使能位位2：SEQ2 中断方式设置中断方式设置位位0：SEQ2 由由 EVB 触发使能触发使能第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.72 / 127模数转换模块模数转换模块的的控制寄存器控制寄存器A/D 转换控制寄存器转换控制寄存器

39、ADCTRL3 ：保留保留15保留保留141312111098保留保留保留保留保留保留保留保留保留保留EXTREFBGRFDN17BGRFDN26543210PWDNCLKPS3CLKPS2CLKPS1CLKPS0MDSEL位位15 9 ：保留：保留位位8：使能基准源输入：使能基准源输入位位7 6 ：基准源控制：基准源控制位位5：控制除基准源外的：控制除基准源外的ADC电源电源位位41：ADC 分频系数分频系数位位0：采样模式选择：采样模式选择第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.73 / 127ADC 的

40、的自动排序器寄存器自动排序器寄存器最大转换通道最大转换通道寄存器寄存器 MAXCONV ：保留保留15保留保留141312111098保留保留保留保留保留保留保留保留保留保留保留保留保留保留7CV2-26543210CV2-1CV2-0CV1-3CV1-2CV1-1CV1-0位位157：保留位：保留位位位64：排序器：排序器 2 最大通道数最大通道数位位30：排序器：排序器 1 最大通道数最大通道数第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.74 / 127ADC 的的自动排序器寄存器自动排序器寄存器自动排序状态

41、自动排序状态寄存器寄存器 ADCASEQSR ：保留保留15保留保留141312111098保留保留保留保留SCT3SCT2SCT1SCT0保留保留7S2T26543210S2T1S2T0S1T3S1T2S1T1S1T0位位1512：保留位：保留位位位118 ：排序计数器状态位：排序计数器状态位位位64 ：SEQ2 指针，芯片测试用指针，芯片测试用位位30 ：SEQ1 指针，芯片测试用指针，芯片测试用第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.75 / 127ADC 的的自动排序器寄存器自动排序器寄存器ADC 状

42、态和标志状态和标志寄存器寄存器 ADCST ：保留保留15保留保留141312111098保留保留保留保留保留保留保留保留保留保留保留保留保留保留7S2T26543210S2T1S2T0S1T3S1T2S1T1S1T0位位158：保留位：保留位位位7：SEQ2的排序缓冲器结束位的排序缓冲器结束位位位6：SEQ1的排序缓冲器结束位的排序缓冲器结束位位位5：SEQ2中断标志清除位中断标志清除位位位4：SEQ1中断标志清除位中断标志清除位位位3：SEQ2 忙状态位忙状态位位位2：SEQ1 忙状态位忙状态位位位1：SEQ2 中断标志位中断标志位位位0：SEQ1 中断标志位中断标志位第二章第二章 TMS

43、320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.76 / 127ADC 的的自动排序器寄存器自动排序器寄存器输入通道选择排序控制输入通道选择排序控制寄存器寄存器 CHSELSEQn ：CV031512CV02CV01CV00CV15CV14CV13CV12CV07CV06CV05CV04CV11CV10CV09CV0812341187430151211874301512118743015121187430第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.77 /

44、 127ADC 的的转换结果寄存器转换结果寄存器ADC 转换结果转换结果寄存器寄存器 RESULTn ：D1115D10141312111098D9D8D7D6D5D4D37D26543210D1D00000位位154：12 位转换结果位转换结果位位30：为：为 0（保留位）（保留位）第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.78 / 127模数转换模块模数转换模块的的使用使用（1）DSP 控制器控制器 A/D 转换控制与操作的步骤如下：转换控制与操作的步骤如下：q 设置设置 A/D 转换控制寄存器转换控制寄存

45、器 ADCTRL1、ADCTRL2和和 ADCTRL3 等，确定当前等，确定当前 要转换的模拟输入通道、使用排序器的模式、要转换的模拟输入通道、使用排序器的模式、A/D 端口的工作模式等；端口的工作模式等；q 选择选择 A/D 启动转换方式，若由软件启动，则设置启动转换方式，若由软件启动，则设置转换控制寄存器转换控制寄存器 ADCTRL2 的的 SOC SEQ1（SOC SEQ2）位为位为 1；由片内事件管理中断同步启动转换，则设置；由片内事件管理中断同步启动转换，则设置 相应控制位，如用定时器启动，则需在相应控制位，如用定时器启动，则需在全局通用定时器控制寄存器全局通用定时器控制寄存器 GP

46、TCONA/B 的的 TxTOADC 位作相应设置；若希望由片外引脚位作相应设置；若希望由片外引脚 ADCSOC 同步启动转换，则设同步启动转换，则设 置置 I/O 复用控制寄存器复用控制寄存器 MCRB 的的 MCRB.8 为为 1。q A/D 转换是否完成，可以测试转换是否完成，可以测试 ADC 状态和标志寄存器状态和标志寄存器 ADCST 的的 SEQx BSY 是否为是否为 0。如不为。如不为 0，表示转换还在进行中，转换还没有完成。，表示转换还在进行中，转换还没有完成。q 若转换完成，若转换完成，ADC 状态和标志寄存器状态和标志寄存器 ADCST 的中断标志位的中断标志位 INT

47、SEQx 会置会置 1。若。若 A/D 转换控制寄存器转换控制寄存器 ADCTRL2 的中断屏蔽位的中断屏蔽位 INTENASEQx 不不 为为 0，则该中断将向，则该中断将向 CPU 发出请求；否则，该中断不起作用。发出请求；否则，该中断不起作用。第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.79 / 127模数转换模块模数转换模块的的控制控制（2）连续的自动排序方式连续的自动排序方式 AD 转换流程图转换流程图设置设置ADC中断标志位中断标志位INT FLAG SEQn=1ADC 转换结束转换结束初始化初始化A

48、DC寄存器寄存器启动启动ADC信号信号SOCMAXCONV的值装入的值装入AUTO_SEQ_SR中中启动启动ADC，每转换一次，每转换一次AUTO_SEQ_SR中的值减中的值减1当前转换完成后，转换结果存当前转换完成后，转换结果存放在相应放在相应RESULTn中中否否是是全部通道完成？即AUTO_SEQ_SR=0？第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.80 / 127串行通讯接口串行通讯接口（ SCI ）模块模块 每个口有两个每个口有两个 I/O 引脚引脚 SCIRXDx 和和 SCITXDx 通过通过 1

49、6 位波特率选择寄存器设置可编程的波特率位波特率选择寄存器设置可编程的波特率 可编程数据长度（可编程数据长度（18 位）位） 1 位或两位的可编程停止位位或两位的可编程停止位 内部产生的串行时钟内部产生的串行时钟 两种唤醒多处理器模式两种唤醒多处理器模式 接收接收/发送双缓冲（标准模式下）发送双缓冲（标准模式下） 全双工和半双工操作全双工和半双工操作 16 级接收级接收/发送发送 FIFO 自动通信速率检测自动通信速率检测共有二个标准的通用异步接收共有二个标准的通用异步接收/发送通信接口，其特点是：发送通信接口，其特点是：第二章第二章 TMS320X281x 的结构的结构 2012年8月18日

50、DSP 技术与应用 制作者：张志杰 版本 5.0No.81 / 127串行通信串行通信的的工作原理工作原理第二章第二章 TMS320X281x 的结构的结构 2012年8月18日DSP 技术与应用 制作者：张志杰 版本 5.0No.82 / 127串行通信模块串行通信模块的的结构结构 串行通信有关的控制类寄存器串行通信有关的控制类寄存器有有 10 个：个：数据格式寄存器数据格式寄存器 SCICCR通信控制寄存器通信控制寄存器1 SCICTL1波特率高位寄存器波特率高位寄存器 SCIHBAUD波特率低位寄存器波特率低位寄存器 SCILBAUD通信控制寄存器通信控制寄存器2 SCICTL2接收状态