微型计算机的存储器精品文稿.ppt

《微型计算机的存储器精品文稿.ppt》由会员分享，可在线阅读，更多相关《微型计算机的存储器精品文稿.ppt（77页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、微型计算机的存储器微型计算机的存储器第1页，本讲稿共77页本章主要目标本章主要目标本章主要目标本章主要目标 熟练掌握存储器扩展方法及典型应用。第2页，本讲稿共77页5.1 5.1 存储器概述存储器概述内存（RAM+ROM）：半导体存储器(本章内容)存储器存储器 U盘和移动硬盘外存磁盘光盘软盘硬盘5.1 存储器概述 结束第3页，本讲稿共77页5.2 5.2 半导体存储器分类及性能指标半导体存储器分类及性能指标半导体存储器分类半导体存储器分类半导体存储器主要指标半导体存储器主要指标第4页，本讲稿共77页5.2.1 5.2.1 半导体存储器分类半导体存储器分类半导体存储器半导体存储器RAM静态RAM

2、（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM)5.2.1 半导体存储器分类 结束第5页，本讲稿共77页5.2.2 5.2.2 5.2.2 5.2.2 半导体存储器主要指标半导体存储器主要指标一、存储容量一、存储容量 指每一个存储芯片或模块能够存储的二进制位数。1B=8 bit；1KB=210B=1024B；1MB=210KB=1024KB；1GB=210MB=1024MB；1TB=210GB=1024GB。存储器容量=单元数数据位数 存储器容量=2地址线位数数据线位数第6页，本讲稿共77页5.2.

3、2 5.2.2 5.2.2 5.2.2 半导体存储器主要指标半导体存储器主要指标二、存取速度二、存取速度 从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间。内存的存取速度通常以ns为单位。三、带宽三、带宽 每秒传输数据总量。带宽=存储器总线频率数据宽度/8（单位：字节/S）5.2 半导体存储器分类及性能指标 5.2.2 半导体存储器主要指标 结束第7页，本讲稿共77页5.3 5.3 随机存取存储器随机存取存储器一、一、SRAMSRAM二、二、DRAMDRAM第8页，本讲稿共77页一、一、SRAMSRAM第9页，本讲稿共77页SRAMSRAMSRAMSRAM一般结构一般结构一般结构一

4、般结构A0Y译码器X译码器存储器逻辑控制存储体阵列Ai Ai+1Ai+2Am-1A0A1A2:Ai-1 OE WE CED0D1D2D3:Dn-1:输出缓冲器第10页，本讲稿共77页 典型典型SRAMSRAM芯片芯片622566225662256芯片引脚与容量的关系：芯片引脚与容量的关系：容量容量=单元数单元数*位数位数 =2 =2地址线条数地址线条数*数据线条数数据线条数对于对于6225662256：容量容量=2=2151588位位 =2 =25 522101088位位 =32K*8 =32K*8位位 =256K =256K位位第11页，本讲稿共77页 典型典型SRAMSRAM芯片芯片622

5、5662256第12页，本讲稿共77页 典型典型SRAMSRAM芯片芯片6225662256第13页，本讲稿共77页 二、二、DRAMDRAM5.3 随机存取存储器 结束第14页，本讲稿共77页5.4 5.4 只读存储器只读存储器一、掩膜一、掩膜ROMROM（MROMMROM）二、一次可编程二、一次可编程ROMROM（PROMPROM）三、紫外线可擦除可编程三、紫外线可擦除可编程ROMROM（EPROMEPROM）四、电可擦除可编程四、电可擦除可编程ROMROM（E E2 2PROMPROM）五、闪速存储器（五、闪速存储器（Flash MemoryFlash Memory）第15页，本讲稿共7

6、7页一、掩膜一、掩膜一、掩膜一、掩膜ROM原理：原理：掩膜ROM存储 信息是靠MOS管是否跨接来决定 0、1，当跨接MOS管，对应位信息为0，当没有跨接（被光刻而去掉），MOS的位置对应的信息为1。第16页，本讲稿共77页二、二、PROMPROMPROM一次可编程一次可编程ROM字线FTVCC位线数据线R原理：原理：PROM是靠存储单元中的熔丝是否熔断决定信息0和1的，当熔丝未断时，信息为1，熔丝烧断时信息记录0。第17页，本讲稿共77页三、三、EPROMEPROMEPROM可擦除可编程可擦除可编程ROMTTRVCC位线数据线字线FAMOS管Tf原理：原理：EPROM是靠FAMOS浮置栅是否积

7、累电荷存储信息0和1的，当浮置栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。第18页，本讲稿共77页EPROMEPROM典型芯片典型芯片典型芯片典型芯片2751227512EPROMEPROM主要代表是主要代表是2727系列系列对于对于EPROMEPROM掌握：掌握：1.1.型号与容量的关系型号与容量的关系512为512K位=64K*8=64KB再如27128为128K位=32KB2.2.引脚信号与容量的关系引脚信号与容量的关系容量=2地址线条数*数据线条数如27512容量=216*8=64KB3 3.控制信号的含义控制信号的含义第19页，本讲稿共77页四、四、E E2

8、 2PROMPROM和和FlashFlashE E2 2PROMPROM电可擦除可编程只读存储器（Electrically Erasable Programble Read Only Memory）可以在线擦除和改写。它主要用于智能工业仪器仪表中存储各种变化不频繁的数据和参数。EEPROM具有断电情况下保存数据的功能，又可以方便地在线改写。闪速存储器闪速存储器（Flash Memory）也称快速擦写存储器或快闪存储器，是Intel公司首先开发，近年来发展起来的一种新型半导体存储器芯片。它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，在不加电的情况下，信息可以保持10年。又能在线擦除和

9、重写。Flash是由EEPROM发展起来的，因此它属于EEPROM类型。（目前几乎所有主板中的BIOS ROM均采用Flash）第20页，本讲稿共77页E E2 2PROMPROM和和FlashFlash典型芯片典型芯片28010/29010并行并行E E2 2PROMPROM代表代表2828系列系列Flash ROMFlash ROM代表代表2929系列系列掌握：掌握：1.1.型号与容量的关系型号与容量的关系28010和29010为1M位=128K*8=128KB再 如 28040和 29040为 4M位=512K*8=512KB2.2.引脚信号与容量的关系引脚信号与容量的关系容量=2地址线

10、条数*数据线条数如29010容量=217*8=128KB3 3.控制信号的含义控制信号的含义Vpp,WE,OE,CE等5.4 只读存储器 结束第21页，本讲稿共77页5.5 5.5 IBM PC/XTIBM PC/XT的内存空间分配的内存空间分配5.5 IBM PC/XT的内存空间分配 结束扩展内存(Extended Memory)高端内存区(HMA)64KB扩充内存保留内存(上位内存 UMB)384KB（显示缓存区和ROM区）常规内存扩展内存扩展内存扩展内存扩展内存640KBA0000HFFFFFHFFFFFFFFFH8086/8088保留内存保留内存保留内存保留内存常规内存常规内存常规内存

11、常规内存00000H9FFFFH(EMM386.EXE)(HIMEM.SYS)第22页，本讲稿共77页5.6 5.6 存储器的扩展存储器的扩展1 1为什么要扩展？为什么要扩展？任何存储器芯片（RAM和ROM）的容量都是容量都是有限的有限的，当实际系统需要更大存储容量时，就必须采用多片现有的存储器芯片构成较大容量的存储器模块，这就是所谓的存储器扩展。2 2扩展存储器有三种基本方法扩展存储器有三种基本方法（1）字扩展字扩展：单元数的扩展（地址线增加）（2）位扩展位扩展：数据位的扩展（数据线增加）（3）字位全扩展：字位全扩展：单元数和位数都扩展第23页，本讲稿共77页地址译码常用方法地址译码常用方法

12、1.1.线译码方式线译码方式仅用一根高位地址线选择芯片。2.2.部分译码方式部分译码方式仅用部分高位地址线参与译码。3.3.全译码方式全译码方式所有地址线全部译码工作。第24页，本讲稿共77页线选法线选法 当存储器容量不大，所使用的存储芯片数量不多，而当存储器容量不大，所使用的存储芯片数量不多，而CPUCPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，储芯片的片选信号，每一根地址线选通一块芯片每一根地址线选通一块芯片，这种方法称为线，这种方法称为线选法。选法。（1）8KBCS（2）8KBCS（3）8KBCS（3）

13、8KBCS1111A13A14A16A15A0A12线选结构示意图线选结构示意图第25页，本讲稿共77页4个片选信号必须使用个片选信号必须使用4根地址线，电路结构简单，缺点是：根地址线，电路结构简单，缺点是：u系统必须保证系统必须保证A16A13不能同时为有效低电平；不能同时为有效低电平；u因为最高段地址信号（因为最高段地址信号（A19 A15）不参与译码，因此存在地址重叠问）不参与译码，因此存在地址重叠问题。题。A13 A16A14 A15思考：试写出各芯片占用的地址空间。思考：试写出各芯片占用的地址空间。R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8

14、D07第26页，本讲稿共77页部分译码法部分译码法 用高位地址中的一部分地址进行译码产生片选信号。用高位地址中的一部分地址进行译码产生片选信号。8KB(2)CS 8KB(1)CS 8KB(8)CS 2-4译码器译码器A0A12A13A14Y0Y1Y3第27页，本讲稿共77页芯片芯片A A19 19 A A1515 A A1414A A1313A A1212 A A0 0地址空间（顺序方式）地址空间（顺序方式）000000000000000000000000000000 11111111111111111111111111010110101111与全译码方式的唯一区别是：系统最高段地址信号（与全

15、译码方式的唯一区别是：系统最高段地址信号（A19A15）不参与）不参与片选译码，即这几位地址信号可以为任何值。片选译码，即这几位地址信号可以为任何值。共占用共占用25组地组地址址0000000000110001100011111111111100011000110000000000000H H01FFF01FFFH HC0000HC0000HC1FFFHC1FFFHF8000F8000H HF9FFFF9FFFH H造成造成地址地址空间空间的重的重叠叠C2000HC2000HC3FFFHC3FFFHC4000HC4000HC5FFFHC5FFFHC6000HC6000HC7FFFHC7FFFH

16、第28页，本讲稿共77页全译码法全译码法 用全部的高位地址进行译码产生片选信号。用全部的高位地址进行译码产生片选信号。8KB(2)CS 8KB(1)CS 8KB(4)CS译码器译码器A0A12A13A19Y0Y1Y3第29页，本讲稿共77页芯芯 片片A A19 19 AA1515 A A1414A A1313A A1212AA0 0地址空间（顺序方式）地址空间（顺序方式）C0000HC0000HC1FFFHC1FFFHC2000HC2000HC3FFFHC3FFFHC4000HC4000HC5FFFHC5FFFHC6000HC6000HC7FFFHC7FFFH全译码方式下，系统的全译码方式下，

17、系统的每一条地址线都应该参与译码。每一条地址线都应该参与译码。设该扩展存储器设该扩展存储器占用占用0C0000H开始开始的一段连续地址空间，则可用下表表示系统地址信号的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：与各芯片所占地址空间的关系：0000000000000111111111111111000110000 00 011000110000 01 111000110001 10 011000110001 11 1从该表中可以看出：从该表中可以看出：低位地址线低位地址线A12A0应直接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元；次高位地址

18、线次高位地址线A14A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用作片选信号有效的可用作片选信号有效的使能控制。使能控制。第30页，本讲稿共77页地址译码实现方法地址译码实现方法1.1.门电路译码门电路译码用用TTLTTL或或CMOSCMOS数字电路实现译码。数字电路实现译码。2.2.专用译码器译码专用译码器译码用专用译码器如用专用译码器如2-4/3-82-4/3-8译码器译码。译码器译码。3.3.用可编程器件用可编程器件PLDPLD译码。译码。利用利用PLDPLD编程译码。编程译码。第31

19、页，本讲稿共77页例例例例1 1 1 1 符合要求的全译码电路符合要求的全译码电路符合要求的全译码电路符合要求的全译码电路D0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07用门电路完成片选译码，用门电路完成片选译码，电路结构看起来比较复杂。电路结构看起来比较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W第32页，本讲稿共77页例例例例2 2 2 2 符合要求的全译码电路符合要求的全译码电路符合要求的全译码电路符合要求的全译码电路用译码器代替门电路完成用译码器代替门电路完成片选译码，电路工作稳定，片选译码，电路工作稳定，结构简练。结

20、构简练。24译码器译码器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07第33页，本讲稿共77页门电路译码示例门电路译码示例要求：要求：利用基本门电路产生地址为利用基本门电路产生地址为3E7H3E7H的低电平有效的片选信号。的低电平有效的片选信号。分析分析:3E7H=11 1110 0111B3E7H=11 1110 0111B第34页，本讲稿共77页不不 变变 地地 址址变变 地地 址址译码器译码示例译码器译码示例译码器译码示例译码器译码示例要求：要求：产生地址为产生地址为250H-

21、257H250H-257H共共8 8个低电平有效的片选信号。个低电平有效的片选信号。分析分析：对应的地址关系如下：对应的地址关系如下：A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0地址范围地址范围1 10 00 01 10 01 10 00 00 00 0首地址首地址250H250H1 10 00 01 10 01 10 01 11 11 1未地址未地址257H257H结果：结果：组合后接译码器组合后接译码器控制端控制端 接接输入端输入端第35页，本讲稿共77页常用常用PLDPLD器件简介器件简介可利用可编程逻辑器件进行译码，常用的有可利用可编程逻辑器件进行译

22、码，常用的有:PALPAL（Programmable Array Logic）可编程逻辑阵列（如PAL16R8，PAL 20X10等）GALGAL（Generic Array Logic）通用逻辑阵列（如GAL16V8，GAL20V8等）EPLDEPLD（Erasable Programmable Logic Device）可擦除可编程门阵列CPLDCPLD（Complex Programmable Logic Device）复杂可编程门阵列FPGAFPGA（Field Programmable Gate Array）现场可编程门阵列等。这些器件可通过软件编程生成各种逻辑及复杂硬件电路，因此可

23、以产生不同译码电路。第36页，本讲稿共77页PLDPLD译码示例译码示例A0 A1A2A3A4A5A6A7A8GNDVccCS8CS7CS6CS5CS4CS3CS2CS1A912345678910I0/CLKI1I2I3I4I5I6I7I8GNDVccF7F6F5F4F3F2F1F0I912345678910以GAL为例并使用Fast Map软件编程，逻辑运算规则：或“+”，与“*”，非“/”，例如用GAL16V8产生上例所示地址250H257H低电平有效的片选信号。即1001010000B1001010111B编程如下：GAL16V8Address for EX.VER 2005-4MaWH

24、A0 A1 A2 A3 A4 A5 A6 A7 A8 GND A9 CS1 CS2 CS3 CS4 CS5 CS6 CS7 CS8 VCC/CS1=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*/A1*/A0/CS2=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*/A1*A0/CS3=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*A1*/A0/CS4=A9*/A8*/A7*A6*/A5*A4*/A3*/A2*A1*A0/CS5=A9*/A8*/A7*A6*/A5*A4*/A3*A2*/A1*/A0/CS6=A9*/A8*/A7*A6*/A5*A4*/A3*A

25、2*/A1*A0/CS7=A9*/A8*/A7*A6*/A5*A4*/A3*A2*A1*/A0/CS8=A9*/A8*/A7*A6*/A5*A4*/A3*A2*A1*A0DESCRIPTION第37页，本讲稿共77页一、位扩展一、位扩展位扩展：位扩展：是用多个存储芯片组成一个整体，使数据位数 增加，但单元个数不变。方法：方法：(1)芯片的地址线全部并联且与地址总线相应的地址线连接。(2)片选信号线并联，可以接控制总线中的存储器选择信号，也可以接地址线高位，或接地址译码器的输出端。(3)读写信号并联接到控制总线中的读写控制线上。(4)数据线分高低部分分别与数据总线相应位连接。第38页，本讲稿共7

26、7页位扩展示例位扩展示例1M11M1位位位位SRAMSRAM构成构成构成构成1M81M8位的位的位的位的SRAMSRAM存储器模块存储器模块存储器模块存储器模块WR第39页，本讲稿共77页二、字扩展二、字扩展二、字扩展二、字扩展 字扩展：字扩展：存储单元数的扩展，由于存储单元的个数取决于地址线，而与数据线无关，因此，字扩展实际上就是地址线的扩展，即增加地址线。方法：方法：(1)各芯片的数据线并联且接至数据总线的相应数据线上。(2)芯片本身的地址线并联到地址总线的地址线上（视地址分配情况定），地址总线高位接译码器，译码器输出端接到各个芯片的片选信号。即存储器芯片的片选信号分开，分别接到地址译码器

27、不同的输出端。(3)读写控制信号与控制总线中相应的信号相连。第40页，本讲稿共77页字扩展示例字扩展示例地址求法：地址求法：（1 1）高位地址通过各芯片的片选信号有效反推得到）高位地址通过各芯片的片选信号有效反推得到（2 2）低位地址（芯）低位地址（芯 片本身地址）从全片本身地址）从全00全全1 1（3 3）高低地址依次排列找出地址范围）高低地址依次排列找出地址范围由由2K8位位SRAM芯片，构成芯片，构成8K8位的存储器模块位的存储器模块第41页，本讲稿共77页字扩展示例地址范围字扩展示例地址范围第42页，本讲稿共77页三、字位全扩展三、字位全扩展字字字字位位位位全全全全扩扩扩扩展展展展：将

28、将将将位位位位扩扩扩扩展展展展和和和和字字字字扩扩扩扩展展展展结结结结合合合合起起起起来来来来组组组组成成成成一一一一个个个个存存存存储储储储器器器器模模模模块块块块，即既增加单元数，又扩大每个单元的数据位数。即既增加单元数，又扩大每个单元的数据位数。即既增加单元数，又扩大每个单元的数据位数。即既增加单元数，又扩大每个单元的数据位数。方法：方法：方法：方法：（1 1 1 1）计算出组成存储器模块所需总的芯片数。）计算出组成存储器模块所需总的芯片数。）计算出组成存储器模块所需总的芯片数。）计算出组成存储器模块所需总的芯片数。（2 2 2 2）进行位扩展。）进行位扩展。）进行位扩展。）进行位扩展。

29、（3 3 3 3）将位扩展后的部分作为整体进行字扩展。）将位扩展后的部分作为整体进行字扩展。）将位扩展后的部分作为整体进行字扩展。）将位扩展后的部分作为整体进行字扩展。第43页，本讲稿共77页字位全扩展示例字位全扩展示例 用用用用1K41K41K41K4位位位位SRAMSRAMSRAMSRAM构构构构成成成成4K84K84K84K8位位位位的的的的SRAMSRAMSRAMSRAM存存存存储储储储器器器器模模模模块块块块，存存存存储储储储器器器器空空空空间为从间为从间为从间为从08000H08000H08000H08000H开始。开始。开始。开始。CS A9-A0 1K4(0#)WE D3D0A

30、10A11WE D3D0 1K 4(4#)CS A9-A0D3-D0D7-D4CS A9-A0 1K 4(3#)WE D3D0CS A9-A0WE D3D0 1K 4(7#)CS A9-A0 1K 4(2#)WE D3D0WE D3D0 1K 4(6#)CS A9-A0CS A9-A01K 4(1#)WE D3D0WE D3D01K 4(5#)CS A9-A0D7-D0WRA9-A0(I)(IV)(III)(II)74LS30Y3Y2Y1Y0译码器2-4ABGA19A16A14A12A15M/IO第44页，本讲稿共77页字位全扩展示例地址字位全扩展示例地址字位全扩展示例地址字位全扩展示例地址5

31、.6 存储器的扩展 结束第45页，本讲稿共77页5.7 5.7 微机内存层次结构微机内存层次结构第46页，本讲稿共77页一、主存储器一、主存储器2.基于基于8086和和80286 1616位存储系统位存储系统位存储系统位存储系统3.基于基于80386和和80486 3232位存储系统位存储系统位存储系统位存储系统4.基于基于PentiumPentium4的的6464位存储系统位存储系统位存储系统位存储系统存存储储器器组组织织1.基于基于8088的的8 8位存储系统位存储系统位存储系统位存储系统第47页，本讲稿共77页8 8位存储器组织位存储器组织-8088-8088第48页，本讲稿共77页*补

32、充：补充：8086的的16位存储器接口位存储器接口D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号和读写控制如何产生？如何产生？如何连接？如何连接？数据总线为数据总线为数据总线为数据总线为1616位，但存储器按字节进行编址位，但存储器按字节进行编址位，但存储器按字节进行编址位，但存储器按字节进行编址用两个用两个用两个用两个8 8位的存储体位的存储体位的存储体位的存储体(BANK)(BANK)构成构成构成构成1616位位位位第49页，本讲稿共77页*8086的的16位存储器接口位存储器接口两种译码方法两种译码方法两种译码方法两种译码方法:1 1、独立的存储体译码器、独立的存储

33、体译码器、独立的存储体译码器、独立的存储体译码器每个存储体用一个译码器；每个存储体用一个译码器；缺点：电路复杂，使用器件多。缺点：电路复杂，使用器件多。2 2、独立的存储体写选通、独立的存储体写选通、独立的存储体写选通、独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号译码器共用，但为每个存储体产生独立的写控制信号（无需为每个存储体产生独立的读信号）。（无需为每个存储体产生独立的读信号）。电路简单，节省器件。电路简单，节省器件。第50页，本讲稿共77页1）独立的存储体译码器D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-

34、D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接方方法法第51页，本讲稿共77页2）独立的存储体写选通D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDME

35、MW#11每个存储体用不同的读控制信号每个存储体用不同的读控制信号第52页，本讲稿共77页1616位存储器组织位存储器组织-8086/80286-8086/80286独立的存独立的存储体写选储体写选通通第53页，本讲稿共77页1616位存储器接口结构位存储器接口结构F F F F E HF F F F E HF F F F C HF F F F C H (偶体偶体)0 0 0 0 2 H0 0 0 0 2 H0 0 0 0 0 H0 0 0 0 0 HF F F F F HF F F F F HF F F F D HF F F F D H (奇体奇体)0 0 0 0 3 H0 0 0 0 3

36、H0 0 0 0 1 H0 0 0 0 1 H地 址锁存器数 据总 线收发器8086A0A19_BHED0D15A0A1A19_BHE数据总线(16位)D0D7D8D15地址总线第54页，本讲稿共77页选体信号选体信号A A0 0和和BHEBHE的联合控制操作的联合控制操作A A0 0BHEBHE操作操作(读读/写写)0 00 0同时访问两个存储体，读同时访问两个存储体，读/写写1616位数据位数据0 01 1只访问偶体，读只访问偶体，读/写低写低8 8位数据位数据1 10 0只访问奇体，读只访问奇体，读/写高写高8 8位数据位数据1 11 1无操作无操作第55页，本讲稿共77页3232存储器

37、组织存储器组织-80386/80486-80386/80486第56页，本讲稿共77页64646464位存储器组织位存储器组织位存储器组织位存储器组织-Pentium-Pentium 4-Pentium-Pentium 4 第57页，本讲稿共77页存储器模块简介存储器模块简介 DIP DIP内存、内存、SIMMSIMM内存、内存、DIMMDIMM内存、内存、FPM DRAMFPM DRAM、EDO DRAMEDO DRAM、SDRAMSDRAM、DDR DRAMDDR DRAM 内存接插形式的发展历程内存接插形式的发展历程 http:/ http:/ mapped）、N路集合相关法（N-way

38、 set associative）和完全相关法（Fully associative）。2数据写入方法通写：写时更改Cache内容，且更改对应地址主存中的内容。回写：写时仅更改Cache中的数据，速度快。第59页，本讲稿共77页三、虚拟内存三、虚拟内存虚拟存储器（虚拟存储器（虚拟存储器（虚拟存储器（Virtual MemoryVirtual Memory）简简简简称称称称虚虚虚虚拟拟拟拟内内内内存存存存，是是是是在在在在内内内内存存存存不不不不足足足足的的的的情情情情况况况况下下下下，用用用用硬硬硬硬盘盘盘盘的的的的一一一一部部部部分分分分空空空空间间间间模模模模拟拟拟拟内内内内存存存存的的的的

39、一一一一种种种种虚虚虚虚设设设设内内内内存存存存，并并并并不不不不是是是是真真真真正正正正的的的的内内内内存存存存。但但但但软软软软件件件件可可可可以以以以将将将将其其其其当当当当成成成成一一一一般般般般内内内内存存存存使使使使用用用用，从使用角度看，除了速度比内存慢外，从使用角度看，除了速度比内存慢外，从使用角度看，除了速度比内存慢外，从使用角度看，除了速度比内存慢外，其它与内存没有什么区别。其它与内存没有什么区别。其它与内存没有什么区别。其它与内存没有什么区别。5.7 微机内存层次结构 结束第60页，本讲稿共77页5.8 CMOS/ROM BIOS/SHADOW RAM5.8 CMOS/R

40、OM BIOS/SHADOW RAM一、一、一、一、CMOS RAMCMOS RAMCMOS RAMCMOS RAM1.1.1.1.本义：本义：本义：本义：CMOS RAMCMOS RAMCMOS RAMCMOS RAM（简称（简称（简称（简称CMOSCMOSCMOSCMOS）是一种非挥发性随机读写存储器）是一种非挥发性随机读写存储器）是一种非挥发性随机读写存储器）是一种非挥发性随机读写存储器（NVRAMNonvolatile RAMNVRAMNonvolatile RAMNVRAMNonvolatile RAMNVRAMNonvolatile RAM），又称为互补金属氧化物半导体），又称为互

41、补金属氧化物半导体），又称为互补金属氧化物半导体），又称为互补金属氧化物半导体（CMOSCMOSCMOSCMOS）存储器。）存储器。）存储器。）存储器。2.2.2.2.功能：功能：功能：功能：存放系统的各种配置和设置信息。存放系统的各种配置和设置信息。存放系统的各种配置和设置信息。存放系统的各种配置和设置信息。主要信息：主要信息：主要信息：主要信息：系统日期和时间、系统安全特性、能源管理设置、存储设备、系统日期和时间、系统安全特性、能源管理设置、存储设备、系统日期和时间、系统安全特性、能源管理设置、存储设备、系统日期和时间、系统安全特性、能源管理设置、存储设备、键盘和鼠标、键盘和鼠标、键盘和鼠

42、标、键盘和鼠标、I/OI/OI/OI/O地址分配、视频设置及其它可选特性等。地址分配、视频设置及其它可选特性等。地址分配、视频设置及其它可选特性等。地址分配、视频设置及其它可选特性等。第61页，本讲稿共77页对对CMOS RAMCMOS RAM操作操作CMOSCMOSCMOSCMOS在系统中占用两个在系统中占用两个在系统中占用两个在系统中占用两个I/OI/OI/OI/O地址地址地址地址70H70H70H70H：CMOSCMOSCMOSCMOS地址端口地址地址端口地址地址端口地址地址端口地址71H71H71H71H：CMOSCMOSCMOSCMOS数据端口地址数据端口地址数据端口地址数据端口地址

43、CMOSCMOSCMOSCMOS读写两步骤读写两步骤读写两步骤读写两步骤1.1.1.1.向向向向70H70H70H70H写写写写CMOSCMOSCMOSCMOS地址地址地址地址2.2.2.2.对对对对71H71H71H71H读或写数据读或写数据读或写数据读或写数据第62页，本讲稿共77页二、二、ROM BIOSROM BIOS1.1.1.1.含义含义含义含义:ROM ROM BIOSBIOS即即 基基 本本 输输 入入/输输 出出 系系 统统（BIOSBasic BIOSBasic Input/Output Input/Output SystemSystem）。ROM ROM BIOSBIOS

44、是是指指固固化化到到只只读读存存储储器器中中的的软件程序模块即基本输入软件程序模块即基本输入/输出系统程序模块，有时称为固件。输出系统程序模块，有时称为固件。2.2.2.2.作用作用作用作用:BIOSBIOS的的主主要要功功能能就就是是对对系系统统硬硬件件进进行行测测试试和和CMOSCMOS所所有有参参数数的的设设置置，包包括括：基基本本参参数数设设置置（包包括括系系统统时时钟钟、显显示示器器类类型型、启启动动时时对对自自检检错错误误处处理理的的方方式式等等）、磁磁盘盘驱驱动动器器设设置置、键键盘盘参参数数设设置置、存存储储器器测测试试设设置置、CacheCache存存储储器器设设置置、ROM

45、 ROM ShadowShadow设设置置、安安全全设设置置、总总线线周周期期参参数数设设置置、电电源源管管理理设设置置、PCIPCI局局部部总总线线参参数数设设置置、板上集成接口设置以及其它参数设置等。板上集成接口设置以及其它参数设置等。3.3.3.3.说明说明说明说明:PentiumPentium之前用之前用EPROMEPROM，Pentium Pentium 之后用之后用FlashFlash存存BIOSBIOS程序。程序。第63页，本讲稿共77页ROM BIOSROM BIOS的组成的组成BIOSBIOSBIOSBIOS程序主要分为三部分程序主要分为三部分程序主要分为三部分程序主要分为三

46、部分。自检及初始化程序自检及初始化程序自检及初始化程序自检及初始化程序测测测测试试试试计计计计算算算算机机机机工工工工作作作作状状状状态态态态是是是是否否否否良良良良好好好好。在在在在开开开开机机机机到到到到计计计计算算算算机机机机开开开开始始始始工工工工作作作作之之之之间间间间会会会会产产产产生生生生延延延延迟迟迟迟，有有有有时时时时把把把把它它它它称称称称作作作作加加加加电电电电自自自自检检检检（POSTPOSTPOSTPOST）。这这这这部部部部分分分分包包包包括括括括系系系系统统统统建建建建立立立立、加加加加电电电电自自自自检检检检、初初初初始始始始化化化化以以以以及及及及磁磁磁磁盘盘

47、盘盘自举等。自举等。自举等。自举等。ROM BIOSROM BIOSROM BIOSROM BIOS例程例程例程例程:系统启动后的主体。系统启动后的主体。系统启动后的主体。系统启动后的主体。系系系系统统统统参参参参数数数数设设设设置置置置:设设设设置置置置系系系系统统统统的的的的参参参参数数数数并并并并存存存存入入入入CMOSCMOSCMOSCMOS中。中。中。中。第64页，本讲稿共77页三、三、Shadow RAMShadow RAM1.1.1.1.含义含义含义含义:影子内存即影子内存即Shadow RAMShadow RAM的内容是的内容是ROM BIOSROM BIOS的的“影子影子”。

48、2.2.2.2.功功功功能能能能:用用来来存存放放各各种种ROM ROM BIOSBIOS的的内内容容，或或者者说说Shadow Shadow RAMRAM中中的的内内容容是是ROM BIOSROM BIOS的拷贝。的拷贝。第5章 微型计算机的存储器 5.8 CMOS/ROM BIOS/SHADOW RAM 结束第65页，本讲稿共77页课堂练习课堂练习课堂练习课堂练习1 1 1 1、已知一个存储器子系统如图所示，试指出其中已知一个存储器子系统如图所示，试指出其中RAMRAM和和EPROMEPROM的存储容量以及各自的的存储容量以及各自的地址范围。地址范围。RAMCSWEA14A12A11D7D

49、0CPUI/O1I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA10A0OEA19A13M/IOA18A16A15A17A10A0OECEA11A10A0Y5Y6EPROMD7D0第66页，本讲稿共77页课堂练习课堂练习2 2 2 2、利用利用EPROM 2732(4K8EPROM 2732(4K8位位)、SRAM6116(2K8SRAM6116(2K8位位)及译码器及译码器74LS138,74LS138,设计一个存储容量为设计一个存储容量为16KB ROM16KB ROM和和8KB RAM8KB RAM的存储子系统。的存储子系统。要求要求ROMROM的地址范围为的地址范围为

50、F8000HF8000HFBFFFHFBFFFH，RAMRAM的地址范围为的地址范围为FC000HFC000HFDFFFHFDFFFH。系统地址总线系统地址总线2020位位(A0(A0A19)A19)，数据总线，数据总线8 8位位(D0(D0D7)D7)，控制信号为，控制信号为RD#RD#、WR#WR#、M#/IO(M#/IO(低为低为访问存储器，高为访问访问存储器，高为访问I/OI/O接口接口)。3 3 3 3、基于基于PX/XTPX/XT总线，利用总线，利用SRAM628512(512K8SRAM628512(512K8位位)、EPROM 27512(64K8EPROM 27512(64K