EMC培训记录.doc

《EMC培训记录.doc》由会员分享，可在线阅读，更多相关《EMC培训记录.doc（7页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、2022年-2023年建筑工程管理行业文档 齐鲁斌创作LiuZhong1. 屏蔽接地。将干扰源引入大地，抑制外来电磁干扰对电子设备的影响，也可减少电子电子设备产生的干扰影响其他电子设备。EMC测试的时候，这个接地点通常就是参考接地板。真正意义上的EMC接地就是要求产品接地点与大地（EMC测试中的参考接地点）在EMC所关心的频率范围内做到等电位连接，也就是地线上不存在明显的压降。2. 接地是改变共模电流方向的重要因素。对于接地产品（包括工作地直接接地和通过Y电容接地）来说，接地点对共模电流的路径起着重要作用。对于以共模形式注入干扰的EMC抗扰度实验（CS，EFT），干扰电流总是从参考接地板返回。

2、3. 共模干扰在变压器初次级之间主要通过变压器绕组间的耦合电容来传递，在变压器初次级之间设置屏蔽层，可以减少变压器初次级之间的寄生电容。变压器中屏蔽层的构造是用铜箔或者锡箔绕一匝，但不能形成短路环（在搭接处垫一片绝缘材料）。4. 光耦被光信号隔离的两端存在寄生电容，一般为2pF。多路光耦并联使用，这将使整个电路的高频隔离度降低，因为并联使光耦两端的总寄生电容增加。由于光耦也并非高频意义上的完全隔离，因此在产品设计中，应在集电极增加并联滤波电容，电容的值在100pF以上，具体数值取决于光耦的工作频率。5. 对于浮地产品（ACT20P系列），设备与地之间存在寄生电容，这个电容在频率较高时会提供较低

3、的阻抗，从而形成各种共模电流环路，注入到端口的共模电流（CS，EFT）必然会流过产品中的所有电路，因此高频情况下，浮地反而降低产品的抗干扰能力。按照IEC61000规定，CS，EFT要求产品放置在离参考平面10cm的地方，产品与参考接地之间的寄生电容约为 10pF。6. EMC问题，80%以上是共模问题。承载差模电流的导线常常紧靠在一起，或经常使用双绞线，这样差模电流在导线周围产生的辐射场往往大小相等，方向相反，从而相互抵消。在相同信号频率和电流强度的情况下，共模辐射要比差模辐射高出几个数量级。7. 当共模干扰电流I(ext) 流过低阻抗Z(0V)时，Z(0V)的两端会产生压降 V(cm) =

4、 Z(0V)I(ext)，即干扰信号V(cm)。干扰电压不仅与共模瞬态干扰的电流大小有关，还与低阻抗Z(0V)的大小有关。也即是说，PCB中的地线或者地平面阻抗与电路的瞬态抗干扰能力有直接影响。8. 90%以上的产品不能通过辐射发射测试（RE）都是由于电缆辐射造成的。共模电流的环路面积是由电缆与大地（或邻近其他大型导体）形成的，因此具有较大的环路面积，会产生较强的辐射。Robert1. 针对开关电源，对于有金属外壳的电源，辐射骚扰和传导骚扰主要还是由共模骚扰信号产生的，对辐射来说发射天线基本上是输入电源线(电缆)。 从线路上可以利用金属外壳把干扰信号尽可能的旁路掉，从元件上可以通过输入共模电感

5、和安规电容的有效配合来抑制骚扰信号的传播。对传导来说，除了在元件上合适选择外：使谐振频率f=1/(2piLC)远小于开关频率，增加插入损耗，这样会有更好的传导骚扰测试效果；在线路上同样利用好金属外壳（浮地另行处理）的旁路引导作用，也就是合理的Layout和合理添加旁路电容来减少传导发射。2. 开关电源变压器是产生骚扰的另一个主要元件，通过合理的屏蔽和接地点来控制，通常方法是在变压器初级和次级之间加一圈铜箔，有的根据实际情况也可以增加原边辅助绕组和次级的屏蔽，屏蔽层通过短线接在原边的公共地上，如果是接在次级地上那么初级、次级地之间一定要跨接一个安规电容。变压器屏蔽的效果对辐射和传导是很明显的，尤

6、其是对浮地的电源来说。3. 数字地与模拟地的划分：分地的意义在于引导数字电路噪声电流不流过模拟电路，一般是在没有外接电缆的情况下来划分，如果接入了输入输出电缆，分地的测试效果反倒更差，也就是整体效果比不分地要差。当然，不分地的合理布局是要综合考虑的，比如说印制板边缘包地、减小印制线对地的容性耦合、去藕电容的位置等等。Jacky1.首先要弄清EMI的产生及其传播途径。 在开关电源中，功率器件高频开通关断的操作导致电流和电压的快速的变化是产生EMI的主要原因。寄生电容是其流动的通道。在电路中的电感及寄生电感中快速的电流变化产生磁场从而产生较高的电压尖峰:u =L*di/ dt.在电路中的电容及寄生

7、电容中快速的电压变化产生电场从而产生较高的电流尖峰:i =C*du/ dt。2.要弄清EMI测试的原理和测试方法。 a.传导干扰指在输入和输出线上流过的干扰噪声，测试的方法见图1所示。待测试的设备EUT通过阻抗匹配网络LISN（或人工电源网络）连接到干净的交流电源. 图1 LISN的作用如下：1) 隔离待测试的设备EUT和交流输入电源，滤除由输入电源线引入的噪声及干扰。2) EUT产生的干扰噪声依次通过LISN内部的高通滤波器和50电阻，在50电阻上得到相应的信号值送到接收机进行分析。由图1可见：EUT放置在绝缘的测试台上，测试台下部装有接地良好的铁板，测试台及铁板的尺寸和安装都在特定的规定,

8、传导干扰来源于差模电流噪声和共模电流噪声，这两种类型的噪声干扰见图2所示。Y电容直接和传导干扰相关。差模电流和共模电流图2b.辐射干扰的测试包括电场发射和磁场发射，电场发射由du/dt产生，磁场发射由di/dt产生,空间电容是电场发射的通道，共模电流可以产生相当大的电场发射,高di/dt 的环路通过环路的寄生电感产生磁场发射，次级侧的电流变化幅值大，对于磁场发射的起主导作用.3.知道了EMC的产生和测试方法后，再结合自己的产品进行针对性的设计。a.磁场发射对于PCB的设计非常关键。次级侧的电流环面积要尽量的小，布线要尽量的短粗。b.滤波器的参数选择要合理。对于传导测试，滤波器的参数尤为重要。c

9、.尽量减少PCB上的寄生电容，以降低干扰。d.对于辐射干扰，尽量减少电流的环路面积。Hunter1).导线与PCB走线。在低频时，导线大致上只具有电阻的特性。但在高频时，导线就具有电感的特性。因为变成高频后，会造成阻抗大小的变化，进而改变导线或PCB走线与接地之间的EMC设计，这时必需使用接地面（ground plane）和接地网格（ground grid）。2).电容的作用。电容一般是应用在电源总线（POWER bus），提供去耦合（decouple）、旁路（bypass）、和维持固定的直流电压和电流（BULK）之功能。真正单纯的电容会维持它的电容值，直到达到自共振频率。超过此自共振频率，电

10、容特性会变成像电感一样。由公式：Xc=1/2fC来说明，Xc是容抗（单位是）。3）. 浮地的优缺点及分析，浮地的优点：在低频下不受大地的影响。缺点：在高频下容易受寄生电容的影响。而且浮地不存在接地，因此产品中电缆很容易被共模电压驱动而产生辐射，浮地在高频下不能防止受高频共模的干扰，因此产品设计时要尽量避免悬空的地，浮地设计时要充分的考虑共模电流回路中所有的寄生电容的影响。Hill1.为了保证信号印制线的镜像平面的完整性，在信号走线的两边使用包地的方法，一般的左右对称，包地与信号走线的间距小于信号线与地平面的距离，并以需要考虑的频率对应波长的1/20为间距打孔入地平面。2.减小两根印制走线之间的

11、串扰，可以在走线之间加入“屏蔽地线”。3.不要把敏感印制线(复位线，毫伏级小信号线等)布在板子边缘。防ESD的保护地线使用时不要画蛇添足，如果外壳到PCB走线距离已足够大，就不要使用边缘保护地线，考虑空气放电时保守估计1000V/mm。4.在功能模块布局时，不要将模拟电路放置在电源和数字电路部分之间。Parmyty1 EMC认证要求依据相关法规进行EMC测试，因此理解EMC法规和EMC测试原理是进行整改的基础。1.1 EMC法规优先应遵循相关类型产品的限值标准，在产品无法确定合适归类的时候，使用通用标准。1.2 EMC测试中的核心问题是共模电流的大小，因此首要考虑问题应该是降低共模电流，尤其是

12、传导发射与传导免疫。1.3 传导发射的测试设备中电压取自LISN，而这个电压实际是电流环从大地流回输入口时在50欧姆电阻上造成的压降。针对性的办法是增加该回路阻抗或者用低阻抗回路将其旁路掉。1.4 传导免疫测试中要避免共模电流流经PCB的主要工作部分，如果共模电流已经形成又无能为力的时候，首先降低共模电流在产品内部PCB上的回路电阻，并且对于所有的敏感信号都要进行滤波处理和防窜扰处理。1.5 辐射的问题主要是干扰源与发射天线两者造成的，可通过合理布局切断PCB上各种信号与天线的窜扰途径。对于流经大地和电缆的共模电流应重点防治，可以在各个干扰源附近加电容就近回流缩小回路面积。2 参考地是测试平台

13、底下的大面积金属板，最终接入大地，参考地是共模电流回路的重要途径。2.1 电缆与参考地，PCB走线与参考地之间，都存在寄生电容，电缆的寄生电容约为几十pF，当不存在其它旁路电容时，这种寄生电容是共模电流回流的重要途径。寄生电容由两部分叠加而成，其中一项与电路或电缆到参考地的距离有关系，远距离则电容小。2.2 接地使用单跟的黄绿导线时存在寄生电感，屏蔽电缆接成猪尾巴形状时也有同样毛病。这寄生电感对高频电流的接地阻抗影响很大。建议控制柜内部安装产品应当将现场布置成金属壳控制柜，柜壳接地采用与现场相同的较宽的铜条。屏蔽电缆入柜采用360度环接。2.3 寄生电容与电场中间的介质介电常数有很大关系，金属

14、壳产品如果不接地可能导致比非金属壳更严重的问题，因此金属壳产品建议合理接地。2.4 浮地产品抗高频干扰能力有先天缺陷，因为无法提供泄放旁路，使得由电缆注入的共模电流较多的通过部分PCB线路，到达其它电缆通过寄生电容流入大地。2.5 浮地产品测试时安装方式会影响电路和电缆的寄生电容，从而影响测试结果，比如电路水平放置和垂直放置时电路各处寄生电容有差别。建议采用有利的方式并做出相关说明。2.6 浮地产品应该将电缆出入口放置在相同侧，在满足安全和功能的前提下，出入口靠得近点，同时在出入口布置低阻抗的回流路径，如跨接Y电容等。3 工作地是PCB板上大部分信号的回流路径，隔离型产品各区块有独立的工作地。

15、3.1 工作地是PCB上阻抗最低的一条路径，通常远小于信号线的传输阻抗，因此是共模干扰电流的主要路径。3.2 高频时电流有趋肤效应，此时过度增加铜箔厚度与阻抗关系不大，地阻抗主要与沿电流方向的长宽比有关系，因此不允许将地平面布置得过窄，同理要避免裂缝和密级过孔的不利影响。3.3 为了避免表层电路对地的寄生电容的不利影响，下层地平面应当布置得比表层走线面积更大。3.4 共模电流经过工作地造成的噪声一般为mV级别，因此地噪声常常不是产品失效的主要原因，没必要在非隔离的区块内部将模拟地和数字地划分成单点连接。3.5 模拟地与数字地多点连接后，为避免内部窜扰问题，应当按照电源地、数字地、模拟地的顺序布

16、局。如果电源部分和模拟部分各有一条电缆，为避免共模电流流经模拟区域，必须采取良好合理的接参考地措施。无法接参考地时可以考虑将模拟数字地分开布置。3.6 隔离式开关电源变压器源边的地虽然有50Hz的频率变动，但是始终是这一区域的最低电位，因此是PCB内部各种信号的终点。内部干扰源可以旁路回流到这个电源地上，典型案例如变压器副边跨接电容回源边电源地。3.7 隔离型产品各区块工作地之间由于寄生电容的存在，高频信号会流过此寄生电容，并影响附近电路。补救办法是在不怕干扰的地方用低阻抗的跨接电路形成旁路。4 干扰无法避免时，只能尽量减低干扰对电路功能的影响。4.1 测试免疫时共模干扰在各路径上因为阻抗不平

17、衡造成差模干扰，差模干扰会导致电路工作不正常。在各信号上加电容的作用是将差模干扰的影响降低，其实质是干扰被导到工作地上而不进入信号处理针脚。4.2 干扰源会通过电场(可以理解为寄生电容)影响周边的线路，将干扰范围扩大。建议将干扰源用工作地包裹起来，不仅电路下方要有地平面，而且走线同层两侧要铺地线，并且要每小于/20长度打孔至地平面。4.3 磁珠虽然是抗干扰元件，但在工作地中加入会适得其反，高频电流在上面会造成压降使得电路之间参考电压不一致。4.4 典型干扰源包括MOS管、时钟等内部源，和输入输出信号等外部源，须重点照顾。4.5 输入输出信号应当注意滤波电容的放置位置，靠近信号处理针脚有利于该信

18、号的稳定，靠近外壳则对信号线后面周围的电路影响较小。5 滤波是EMC方案中成本最高的办法。滤波电路对低频和中偏低频干扰有较明显的防治作用。高频情况下的滤波效果难以进行理论分析计算。5.1 滤波元器件电感、电容和磁珠都有典型的频率特性曲线，选择元器件时应当注意元件的自谐振频率。相同的工艺和封装情况下，电感或电容数值越大，频带越窄。5.2 滤波的实质是阻抗匹配，滤波电路的效果与电路结构有关系。比如当源阻抗小，负载阻抗大时，应当采用先串电感，后并电容的结构。5.3 滤波器多极采用时情况更加复杂，谐振点更多。如果采用的滤波器的谐振点全部在测试频段之外，则多极滤波的效果肯定更好。5.4 给IC配置的去耦

19、电容应该靠近电源和地针脚，当需要更宽的频率范围时，可选择数量级不同的电容并联。比如10nF并1000nF。Sunny1. PCB 的EMC性能与关键元器件的位置有很大的关系。I/O端口最好是放置在板边相同的方向，让外部电缆带入的干扰，不流进内部电路。如果设计上必须放置在两边，那么必须增加完整的工作地接入参考地，或者接金属外壳。2. 设计中用连接器互联地时，地阻抗是最高的，可以在互联器下方放个金属平面或者加滤波器；3. PCB的地平面要完整，高速信号线不要跨过有裂缝、开槽和密集过孔的地方，以保证其回流路径有完整正方形地平面，完整的地平面具有非常低的阻抗。4. 为了防止PCB中的信号线间的串扰可以

20、保证信号线下的地平面完整或者增加屏蔽地线。高速线一定要带地平面。不同层之间的走线要垂直或者增加地平面。5. 数模混合电路，数模信号用地线隔离，信号线跨分割要包地线。如果有金属外壳，数模地一般可以不用分割。如果分地，连接点要靠近外壳地或者参考地。6. PCB边缘不要走没有保护的具有高共模寄生电容的印制线(如时钟线、高频信号线、复位线等)7. PCB中铺平面要避免耦合，不同的电源平面之间避免有重合。共模干扰电流共模干扰电流定义为在任意（或全部）载流导线和参考地之间的无用电位差所形成的电流。干扰电流在电路走线中的所有导线上的幅度、相位相同，它在电路走线与大地之间形成的回路中流动。造成这种干扰电流的原

21、因有：1、外界电磁场在电路走线中的所有导线上感应出来电压（这个电压相对于大地是等幅和同相的），由这个电压产生的电流；2、由于电路走线两端的器件所接的地电位不同，在这个地电位差的驱动下产生电流；3、器件上的电路走线与大地之间有电位差，这样电路走线上会出现共模电流。由上面的介绍可知，共模电流不会对电路产生影响，只有当共模电流转变成差模电流（或电压）时，才对电路产生影响。这种情况会在电路不平衡的情况下发生。另外，器件如果在其电路走线上产生共模电流，则电路走线会产生强烈的电磁辐射，造成器件满足不了电磁兼容标准中对辐射的限制要求，对其他器件造成干扰。LISN在美国标准中则称为电源阻抗稳定网络（Line

22、Impedance Stabilization Network,LISN）。这是由于不同电力条件下，市电在不同设备电源输入端呈现的高频阻抗也不相同，为使测试结果反映真实情况，必须在受试设备与其电源端子间接入合乎要求的网络，该网络既能使设备与电网间实现射频隔离，又能为设备提供稳定的高频阻抗。Tracy1.关键元件位置与PCB EMC性能有很大关系。如I/O端口尽量在板子的同一侧放置，并在I/O端口设置工作地使其与参考地平面最短连接以减少外部电缆带来的干扰对后级电路的影响。2.在遇到有两层PCB通过排针连接时，需加一层纯工作地PCB，并在信号PCB层互连接器（如排针等）附近加如金属螺柱使信号层与地

23、层充分连接，在I/O端口处加同样连接，使共模流过工作地到参考地而不经过信号PCB层从而改善EMC.3.地平面的阻抗在单位面积的平方倍是不变的，只取决于导体的长宽比，且在高频（f3MHz）时，与导体的厚度无关。4.有信号传递的IC之间的工作地应该保持完整，即在布局布线时避免跨槽放置，或地平面被信号线，密集过孔分割。5.在=2层的PCB中，高速信号镜像回流，有两种方法：a,在高速信号线下方走一10H的地线（H为信号层与地层之间的厚度）b,在双面板或布局紧凑的PCB中高速信号的同层两侧走两条地线，对称分布，与信号线间距H且与工作地充分连接即可。亦称包地处理。6.敏感线（如采样信号，高速信号，复位信号

24、等）应远离PCB边缘，因为在PCB边缘的走线与参考地平面间有较大的寄生电容。或在有条件的情况下对PCB边缘包地处理，以减小“边缘效应”。7.PCB信号线间的串扰有两种方法避免：a,在信号线下方设置地平面来减小寄生电容，b,在信号线旁放置屏蔽地线。在相邻两层布置的平行信号线串扰最大，此时可使其垂直走线或在两层间加一层地平面。8.在PCB的背，侧板需要连接器来连接时，可通过如下方法减小串扰：a,给与连接器合理的Pin定义（G-A-G-A-G或G-A-A-G-A-A-G）；b,外部干扰信号不流经连接器；c,在连接器下敷设地平面；d,I/O端口均需滤波。9.数模混合电路的PCB布局布线：数模电路布局要

25、分开；对模拟侧有低阻抗或模拟侧电平很低时需要分地，对外部有抗干扰的产品（如有金属外壳）不需分地。10.PCB各平面敷设时避免耦合11.PCB的去耦设计：a,每个VCC PIN至少要有一个去耦电容，b,去耦电容必须靠近电源管腿且尽量在同层放置，c,BULK电容只需要放置于电源入口处。QianCheng1. EMC测试项目：l 辐射发射：测试产品及其部件所产生的辐射发射l 传导骚扰：衡量产品从电源端口向电网或信号网传输的骚扰l ESD抗扰度：衡量产品的抗静电干扰能力l 射频辐射电磁场抗扰度：评价产品的抗射频辐射电磁场干扰的能力l EFT抗扰度l 浪涌抗扰度l 传导抗扰度：评价产品对射频场感应所引起

26、的传导抗扰度l 电压跌落、短时中断和电压渐变抗扰度2. EMC主要问题：在EMC中，电路中的信号属于差模电流，流向外壳及参考地的电流属于共模电流。EMC中的大部分问题源于共模电流。共模电流分析时，需要关注元器件、PCB、连接线缆及参考地之间在高频范围内的寄生参数。 EMC的设计方向：l “疏”：在抗扰度方面，通过优化整体的结构设计减少流过工作电路的干扰电流。 在对外骚扰方面，通过设计相应的通路使得产品产生的骚扰电流，尽可能的在产品内部回流，不要流出产品或耦合至产品中的“天线”。l “堵”：在抗扰度方面，对产品中的敏感部分进行滤波，使得干扰电流不影响其正常的工作。 在对外骚扰方面，对于产生骚扰的源进行处理，从源头减小骚扰强度。4. EMC的措施l 电路设计: 增加干扰（骚扰）电流的旁路路径。如：变压器初次级之间加锡箔、增加对金属外壳的旁路电容。 设计合适的滤波电路，优化在非高频段的性能。 PCB设计：注意信号线的排布。如：PCB边缘不要布置复位线等敏感信号线。 防止线路间的串扰。如：包地线，将模拟电路与数字电路用地线分块。 保证关键地平面的完整性。如：两个有信号传输的芯片的地要保证较低的连接阻抗。