数字电子基础2.ppt

《数字电子基础2.ppt》由会员分享，可在线阅读，更多相关《数字电子基础2.ppt（51页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、1/46,逻辑电路,组合逻辑电路,时序逻辑电路,现时的输出仅取决于现时的输入,除与现时输入有关外还与原状态有关,3.4 集成组合逻辑电路,2/46,构成： 1由各类逻辑门组成，电路中不含存储元件。 2输入和输出之间没有反馈通路。,3.4.1组合逻辑电路输入输出的特点,特点：电路在任意时刻的输出仅仅取决于该时刻的输入，而与电路以前的状态无关。,3/46,分析步骤： 1）由给定的逻辑图写出逻辑关系表达式。2）用逻辑代数或卡诺图对逻辑代数进行化简。 3）列出输入输出状态表并得出结论。,电路 结构,输入输出之间的逻辑关系,3.4.2组合逻辑电路的分析、设计方法及步骤,1组合逻辑电路的分析,4/46,例

2、：分析下图的逻辑功能。,5/46,真值表,相同为“1”不同为“0”,同或门,6/46,例：分析下图的逻辑功能。,7/46,真值表,相同为“0”不同为“1”,异或门,8/46,分析下列电路的功能(从后往前推）。,第一步，写逻辑表达式，并化简。,9/46,第二步，列写真值表。,第三步，分析真值表,电路可实现两个1位二进制相加，称半加器。,10/46,0,1,被封锁,1,1,例：分析下图的逻辑功能。,11/46,1,0,被封锁,1,分析结果：选通电路,12/46,任务要求,最简单的逻辑电路,1）根据实际问题的逻辑含义，列出真值表。2）由真值表写出逻辑表达式。3）对逻辑表达式进行化简。4）根据最简逻辑

3、表达式画出逻辑电路图。,设计步骤：,2组合逻辑电路的设计方法及步骤,13/46,例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1）首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。,2）根据题意列出逻辑状态真值表。,14/46,逻辑真值表,3）由真值表写出逻辑表达式：,15/46,4）用卡诺图化简逻辑表达式：,16/46,5）根据逻辑表达式画出逻辑图。,17/46,若用与非门实现,18/46,3.4.3 编码器、译码器、显示器、

4、多路选择器及多路分配器的原理和应用,1） 编码器,所谓编码就是赋予选定的一系列二进制代码以固定的含义。,n个二进制代码（n位输出 ）有2n种不同的组合，可以表示2n个信号（ 2n位输入） 。,二进制编码器,将一系列信号状态编制成二进制代码。,19/46,例：用与非门组成三位二进制编码器,设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。,20/46,真值表,21/46,22/46,2）译码器,译码是编码的逆过程，即将某二进制翻译成电路的某种状态。,

5、二进制译码器,将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入：,一组二进制代码,译码器的输出：,一组高低电平信号,23/46,2-4线译码器74LS139的内部线路,24/46,74LS139的功能表,“”表示低电平有效。,25/46,3）显示译码器,二-十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,26/46,共阴极显示器,共阳极显示器,段组合,七段显示器件,27/46,显示器件显示原理：,a,b,c,d,f,g,输入 输出 显示 A3 A2 A1 A0 a b c d e f g,0 0 0

6、0 1 1 1 1 1 1 0 0,0 0 0 1 0 1 1 0 0 0 0 1,0 0 1 0 1 1 0 1 1 0 1 2,e,28/46,显示译码器电路：,29/46,4） 数据选择器,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,30/46,四选一数据选择器，当G0时，输出Y=Di，i由地址线BA四种状态确定。当G1时，所有的与门都被封锁，Y总为0。,31/46,功能表,32/46,5）数据分配器,将一路输入数据分配到多路输出端的电路称为数据分配器。由地址（编码）控制端来

7、确定选择哪路输出信号。,33/46,（1） 加法器,3.4.4加法器、数码比较器、存储器、可编程逻辑阵列的原理和应用,1）逢二进一。 2）最低位是两个数最低位的叠加，不需考虑进位。3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。4）任何位相加都产生两个结果：本位和、向高位的进位。,34/46,举例：A=1101, B=1001, 计算A+B,0,1,1,0,1,0,0,1,1,35/46,半加器：,半加运算不考虑从低位来的进位,A-加数；B-被加数；S-本位和；C-进位。,真值表,36/46,真值表,37/46,逻辑图,逻辑符号,38/46,全加器：,an-加数；bn-被加数；c

8、n-1-低位的进位；sn-本位和；cn-进位。,逻辑状态表见下页,39/46,40/46,半加和：,所以：,41/46,逻辑图,逻辑符号,42/46,应用举例：用一片SN74LS183构成两位串行进位全加器。,串行进位,43/46,（2）数码比较器,比较器的分类：,1）仅比较两个数是否相等。,2）除比较两个数是否相等外，还要比较两个数的大小。,第一类的逻辑功能较简单，下面重点介绍第二类比较器。,44/46,1）一位数值比较器,功能表,45/46,46/46,逻辑图,逻辑符号,47/46,（3）半导体存储器,分为只读存储器（ROM）和随机存储器（RAM）1）半导体存储器的特点ROM的特点：只能读出，不能写入；掉电后信息不丢失。RAM的特点：可读可写；掉电后信息丢失。 2）半导体存储器的结构 （略）,48/46,（4）可编程逻辑器件（PLD的原理和应用）,PLD表示法在芯片内部配置和逻辑图之间建立了一一对应的关系，并将逻辑图和真值表结合起来，形成了一种紧凑而易于识读的表达形式,49/46,PLD的连接方式,50/46,基本门电路PLD的表示法,与门符号 或门符号,51/46,例子：,