学府考研尹其畅第7~9.pdf

《学府考研尹其畅第7~9.pdf》由会员分享，可在线阅读，更多相关《学府考研尹其畅第7~9.pdf（77页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、长安大学考研813电子技术基础命题规分析及复习要点精讲主 讲 人:尹 其 修 老 师第 三 章 触 发 器1、本章考情分析本章从基本RS触发器出发，分析了同步触发器，主从触发器，边沿触发器的电路结构和工作原理；并讨论了 RS触发器,JK触发器,D触发器,T触发器的逻辑功能及其描述的方法简单介绍了触发器的脉冲工作特性,在历年考研中，不会单独的出一道触发器的题，但是命题老师会把触发器和基本逻辑门结合起来，考一道关于时序电路的题，所以这一章是重点,如果触发器不知道，那就不会做题。2、本章框架结构本章首先介绍了触发器的电路结构与逻辑功能，然后介绍了触发器的工作特点。3、本章考点预测如果这一章出小题，只

2、会出概念新的题，例如触发器应具备两个基本特点，和触发器的电路结构分类。4、本章要点精讲要点一：触发器的概述（特重点，小题）数字电路：分组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的基本单元是门电路。时序逻辑电路的基本单元是触发器。定义：能 够 存 储 1 位二值信号的单元电路统称为触发器。特点：1、有两个能自行保持的稳定状态。和 1,可以长期稳定在某个状态一保持、记忆。2、在一定的外界触发信号的作用下，能从一种状态翻转到另一种状态一存储新数据。电路结构：具有两个互补的输出端Q 端和Q 端。当 Q=1时，称触发器的状态为1 状态，也称触发器置位；当 Q=0时，称触发器的状态为0 状态，也称触发

3、器复位。触发器的功能：形象地说,它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态（0 或 1）转变成另一种状态（1 或 0）。触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。触发器的分类：按功能分RS触发器D型触发器JK触发器T型触发器按触发方式划分电平触发方式主从触发方式边沿触发方式触发器根据逻辑功能的不同可分为：RS触发器、D触发器、JK触发器、T触发器、触发器等；根据电路结构和动作特点的不同可分为：基本RS触发器、钟控触发器、主从触发器和边沿触发器等。此外，根据存储数据原理的不同，还可以分为静态触发器和动态触发器。触发器的现态和次态

4、现态en一一触发器接收输入信号之前的状态次态en+1触发器接收输入信号之后的状态（现态和次态的逻辑关系是研究触发器工作原理的基本问题）要点二：基本R S触发器基本RS触发器是结构最简单的触发器，下图所示为由与非门构成的基本RS触发器。Q Q_S R o o-SD RDL工作过程简介SD二0二1=Q触发器置0。将输入端称为置0端,=0,3=1也叫复位端(Reset)o=1 Q/IS 二 0触发器置l o将输入端称置1端,=1,0=0也叫置位端（Set）。(3)ID=1 1若。原为0态，则继续保持0态;SD=1 1若 嫄 为1态，则继续保持1态；(4)二 触发器保持原状态不变。(-G 4 门被封锁

5、，输出均为l o 此时，不论输入信号尺、S 如何变化，触发器的状态保持不变。CP=1时，G3、G4门解除封锁，触发器的次态。计 1取决于输入信号尺、S 及电路的现态输入端弼为直接复位端和直接置位端。端和端又称异步置0 端和异步置I 端,它不受C P脉冲信R号的控制。可以通过端和端的值确定触发器的初始状态。RD=0,S =1 n 0=0,。=1。触发器被置0；RD-1,S =0 n。=1,0=0。触发器被置 1；RD=SD=触发器接收输入信号，处于正常工作状态。2.触发器逻辑功能描述(1)特性表。时钟信号输入变量触发器状态说明CPRSnQn+1Q10000触发器保持原状态不变1001110101

6、触发器置11011111000触发器置0110101110X触发器状态不定1111X0XX00。尸=0 时，0XX11触发器状态不变(2)特性方程。同步RS触发器的特性方程为(CP=1时)少+1 =s +忖、RS=0(约束条件)(3)状态转换图与驱动表。R=0,S=1s=oR=XR=0s=xR=l,S=0状态转换图同步RS触发器驱动表状态转换对输入信号的要求nQn+lQRS00X001013.同步RS触发器的特点1010110X(I)。=0 时，触发器不接受输入信号，保持原状态不变。CP=1时，触发器接收输入信号夫、S,并随尺、S 的变化而变化。(2)存在不定状态，即输入信号之间有约束。(3)

7、存在空翻现象。尸=1 期间，输入信号的多次变化，将导致触发器的状态也随之多次发生变化，这种现象称为空翻。它与触发器在一个C P 脉冲信号作用下，状态最多只能变化一次的原则相悖，应采取措施避免。由于同步R S 触发器存在空翻现象，所以它只能用于数据锁存，而不能用于计数器、寄存器和存储器中。要点五:主从触发器主从RS触发器由两个同步RS触发器组成的主触发器和从触发器首尾相连构成，但是控制主、从触发器工作的C P脉冲信号相位相反。SCPRQQO Q巴弓9s主从RS触发器的特性表CPSRnQn+1Q说明0000在C P时钟脉冲信节的下降沿0011Q100到来时，输入信号通0110过主触发器作用于100

8、11011从触发器，使触发器状态改变。J110X111X要 点 六：主 从JK触发器CPo l oou1.工作过程简介(1)上0,K=0。由于门GA G8输出均为1,所以触发器电路保持原有状态不变。(2)上0,后1。在期间,主触发器置0,。脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置0o(3)7=1,K=0。在CP=1期间,主触发器置1,。脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置lo(4)7=1 z K=lo若。n=0,当CP=1时，主触发器置1。C尸脉冲信号发生负跳变后，从触发器接收主触发器状态，置1。若当CP=1时，主触发器置0。CP脉冲信号发生负跳变后，从触发器接

9、收主触发器状态，置0。2.触发器逻辑功能描述CPJKnQn+lQ说明0000保持00110100置。01101001置110111101取反J1110主从JK触发器的特性方程。夕+1 =JQ-+KQ-主从JK触发器的状态转换图。J=1,K=XJ=X,K=1对主从JK触发器，只有在=1期间，输入信号人K的状态一直不变，才能够保证特性表状态的成立。对于主从结构的触发器，为保证电路的正常工作，应使输入信号在CP=1期间保持不变。在使用主从结构触发器时必须注意:只有在C P=1的全部时间里输入始终保持不变的条件下,用C P下降沿到来时的输入状态决定触发器的下态才肯定是对的。否则，必须考虑CP=1期间输

10、入端状态的全部变化过程，才能确定C P 降沿到来时触发器的下态。要点七:边沿触发器边沿触发器在CP脉冲信号的上升沿或下降沿到来时刻接收输入信号，电路的状态才可能发生变化，而在其他时刻输入信号状态的变化对触发器状态没有影响。边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在。尸=0及C尸=1不接收信号，输出不会误动作。边沿触发器一一C P脉冲上升沿或下降沿进行触发。正边沿触发器一一C P脉冲上升沿触发。负边沿触发器一C P脉冲下降沿触发。边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。维持阻塞型边沿触发器IO C -&o-Q-Q1.工作过程简介CP=O时，

11、电路状态保持原态。若。=1,则为G3门开启，触发器置1做准备；若。=0,则为优门开启，触发器置0做准备。当。由0跳变为I时，触发器接收数据,/=1,则触发器置1;D=0,则触发器置0。C P=1期 间，即使输入。发生变化,电路状态也不再随之发生变化2.触发器逻辑功能描述(1)特性表。CPDn+1Q0XnQT00 (2)特性方程。T111XnQn+1=D(T有效)（3）状态转换图。D=0D=1CP7+1DDRIOo应u G4的输出会随着输入信号发生变化：s =JQ R=KQn当 C P 发生负跳变时，门5D 、GT，i 与 G.rL G,的 C P 输入同时变为0,4但由于门电路传输延迟时间的作

12、用，门G3、的输出S、R仍保持CP下降沿之前的状态；而G、G2恢复为低电平有效的基本RS触发器特性。所以此时触发器状态为：2n+1 =3+RQn=JQn+K QnQn=JQn+K Qn（CP l 有效）三、边沿。触发器的主要特点1、C P 边 沿（上升沿或下降沿）触发在。尸脉冲上升沿（或下降沿）时刻，触发器按照特性方程Q+1=D的规定转换状态，实际上是加在D端的信号被锁存起来，送到输出端。2、抗干扰能力强因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。3、只具有置1、置。功能在某些情况下，使用起来不够方便。要点十：触发器之间的转换JK触发器构成T触发器和r

13、 触发器1.JK触发器构成T 触发器在。尸时钟脉冲信号作用下，具有保持和翻转功能的触发器，称为T触发器。将J K触发器的两个输入端/、K相连，作为输入端就构成了 T触发器。T触发器的特性方程为：Qn+i=JQn+KQn=TQn+TQnT触发器常用作进行记数。1JQQC1A1K公1.在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。2.边沿触发抗干扰能力强，且不存在空翻，应用较广泛。3.虽然花费了不少时间用于分析触发器内部电路的工作原理，但重点要求大家在理解的基础上能够牢固地记忆和正确地使用边沿触发方式下的D触发器和J K触发器的逻辑符号和功能。(1)时钟控制R-S触发器

14、(1)时钟控制R-S触发器电平触发方式，当CP=1时，其状态随输入端R、S的变化而改变Q n+lS +R QnS R =0(2)主从J-K 触发器Q n+N n+K Q nQn+1=SD+RDQn(3)Q n；D京 祟 翦 嚏 蠹 能 与 主 从 J-K 触发器的相同。习题补充：一、填空题1、按照电路结构和工作特点的不同，将触发器分成（基本触发器）、（同步触发器）和（边沿触发器）。2、由与非门构成的基本R S触发器的特征方程为:(+M)；约束条件为：(RS=O)。3、填写下表所示的A S触发器特性表中的。向。二、选择题1、已知R、S是或非门构成的基本R S触发器输入端，则约束条件为()。(DR

15、S=O R+S=l(3)KS=1(4)R+S=02、有1个与非门构成的基本KS触发器，欲使Q+1=Q,则输入信号应为()。(1)S=O,R=1 S=A=1(3)S=1,A=0(4)S=K=0RS0+1000n01110011不用一、填空题1、同步AS触发器：C P=O时输出端。和。的状态（保持不变）；。尸=1时RS变化将引起触发器输出端。和。的状态（变化）。2、同步。触发器的特性方程是0。二、选择题1、没有约束条件的触发器是()。基本R S触发器 同步D触发器同步RS触发器2、若将。触发器的。端连接到。端上，经过1 0 0个脉冲后，它的次态Q(t+1 0 0)=0,则现态。应为(D)o(1)2

16、(t)=o (2)Q(t)=l 与 原 态 无 关一、填空题1、边沿触发器具有共同的动作特点，即触发器的次态仅取决于C P信号的（上升沿）或（下降沿）到达时输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。2、边沿JK触发器的特性方程为Qn+i-/7+3、触发器逻辑功能的表示方法有（特性表）、（卡诺图）、（特性方程）、（状态图）和（时序图）5种。二、选择题1、JK触发器欲在CP作用后保持原状态，则JK的值是（）。（1）JK=11（2）JK=10(3)JK=01 JK=OO2、P255图4.3.5所示边沿J K触发器是在C P的(2)触发的。上升沿下降沿高电平低电平若在图1 电路中的CP、S、R 输入端，加入如图4.27所示波形的信号，试画出其。和口端波形，设初态。=0。SR1图解：图 4.5电路为同步RS触发器，分析作图如下：C P 4.5 设图4.28中各触发器的初始状态皆为。=0,画出在C P脉冲连续作用下个各触发器输出端的波形图。图4.2 8题4.5图解：。=1。丁=。;。丁=。丁=。：。箕=次。曾=24.8 电路如图4.31所示，设各触发器的初始状态均为0。已知CP和 A 的波形，试分别画出Qi、Q2的波形。图4.31 题4.8图解：由图可见-o-0l oJ+o