EDA设计流程及其工具QuartusII快速操作指南gfq.pptx

《EDA设计流程及其工具QuartusII快速操作指南gfq.pptx》由会员分享，可在线阅读，更多相关《EDA设计流程及其工具QuartusII快速操作指南gfq.pptx（70页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、EDA设计流程及其工具设计流程及其工具Quartus II 快速操作指南快速操作指南 课程讲义课程讲义本章参考资料本章内容1安装安装与与许可许可（License）2项目项目与与文件类型文件类型（project&files type）3Quartus II菜单简介菜单简介4设计输入设计输入(design input)5器件与引脚指配器件与引脚指配(device&pin assignment)6编译和综合编译和综合(compilation and synthesis)7仿真仿真(simulation)8编程与配置编程与配置(program and configuration)安装步骤安装步骤1.下

2、载免费版本下载免费版本2.安装安装3.申请许可文件（申请许可文件（License File)4.设置许可文件（设置许可文件（License File)5.运行运行安装步骤安装步骤1.Quartus II 软件可以从软件可以从ALTERA公司网站上公司网站上免费下载。免费下载。2.目前版本为目前版本为5.0（quartusii_50_web_edition_single）3.V5.0版本的文件大小为版本的文件大小为221M字节字节。许可文件申请许可文件申请1.如何申请？如何申请？安装完成后，需要从安装完成后，需要从ALTERA公司网站上申请许公司网站上申请许可文件，在申请许可文件时需要输入安装可

3、文件，在申请许可文件时需要输入安装PC机的机的网卡物理号码网卡物理号码(NIC ID)或者或者 硬盘序列号（硬盘序列号（C disk serial number）,此此2个号码可从：个号码可从：Quartus II-Tools-License Setup的窗口中得到。的窗口中得到。建议使用建议使用NIC ID申请许可文件，这样可避免格申请许可文件，这样可避免格式化硬盘造成的硬盘号更改。式化硬盘造成的硬盘号更改。2.许可文件的申请是许可文件的申请是免费免费的，并通过的，并通过电子邮件电子邮件传给传给申请人申请人，许可文件设置许可文件设置v进入进入Quartus II-Tools-License

4、Setup-License file。项目（项目（project）1.Project内容：内容：All of the design filesandother related filesnecessaryforthesuccessfulcompilation,simulation,andprogrammingofadesign2.一个设计为一个一个设计为一个Project,所有所有 Project的内容包含的内容包含在一个在一个项目文件项目文件中。中。3.在设计开始时必须指定在设计开始时必须指定创建创建一个一个Project文件文件4.Quartus II的项目文件的项目文件扩展名扩展名为为“

5、.qar”主要输入文件类型（主要输入文件类型（files type）Quartus II Project File设设计计输输入入.qpfVHDL Design File.vhdVerilog Design File.vBlock Design File.bdfMemory Initialization File.mifSymbol File.symQuartus II Settings File指配指配.qsfwaveform files仿真仿真.vwf主要输出文件类型（主要输出文件类型（files type）Programmer Object File编程文件编程文件.pofSRAM Ob

6、ject File配置文件配置文件.sofPin-Out File引脚输出文引脚输出文件（件（可用于可用于核对硬件连核对硬件连接关系接关系）.pin11功能正确满足需求编程下载设计构想QuartusII QuartusII 设计流程设计流程设计正确设计构想设计构想分析设计要求，确定技术路线设计模块划分可否利用现成IP核？是否需要运用NIOS？1213创建项目创建项目&选择器件选择器件14创建项目创建项目&选择器件选择器件15创建项目创建项目&选择器件选择器件16创建项目创建项目&选择器件选择器件17如果器件设置错了，还可以通过该选项进行修改创建项目创建项目&选择器件选择器件功能正确满足需求设计

7、构想编程下载QuartusII QuartusII 设计流程设计流程设计正确1819设计输入设计输入硬件描述语言硬件描述语言VHDLVerilogHDL20在QuartusII环境中可以运用以下器件来组建原理图：库中的元器件宏功能模块由VHDL、Verilog文件生成的模块设计输入设计输入原理图原理图21设计输入设计输入创建原理图创建原理图22分析综合分析综合编译成功，语法正确23分析综合分析综合编译失败，有语法错误。可以通过双击红色信息来找到错误语句24功能功能仿真与时序仿真仿真与时序仿真功能仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证。时序仿真是在布局布线后进

8、行，它与特定的器件有关，包含了器件和布线的延时信息，主要验证程序在目标器件中的时序关系。25建立激励波形建立激励波形26建立激励波形建立激励波形27建立激励波形建立激励波形28建立激励波形建立激励波形29复位十进制计数波形仿真结果波形仿真结果30点击引脚绑定，弹出如下对话框引脚绑定引脚绑定31引脚绑定引脚绑定32完全编译完全编译33完全编译完全编译34完全编译完全编译35点击快捷菜单中的Programmer，弹出下载窗口。将DE2与主机连接好后，按照左图所示步骤进行下载。编程下载编程下载Quartus II主菜单主菜单编编译译仿仿真真编编程程File菜单菜单Project菜单菜单顶层设计文件设

9、置顶层设计文件设置电源估算文件生成电源估算文件生成将设计文件加入项目中将设计文件加入项目中Assignments菜单菜单器件和引脚指配器件和引脚指配编译设置编译设置Processing菜单菜单启动编译启动编译启动仿真启动仿真Tools菜单菜单器件编程器件编程看看RTL电路图电路图许可文件设置许可文件设置设计输入设计输入(design input)1.设计输入步骤设计输入步骤I.建立项目文件建立项目文件File-New Project WizardII.编写设计文件代码（或者画出原理图）编写设计文件代码（或者画出原理图）File-New-Device Design Files-III.将设计文件

10、加入到项目文件中将设计文件加入到项目文件中Project-Add/Remove File in Project2.VHDL设计输入设计输入3.原理图设计输入原理图设计输入VHDL设计输入设计输入文件名称文件名称必须和必须和ENTITY名名一致一致原理图设计输入原理图设计输入元件符号调入元件符号调入生成符号块生成符号块绘制节点连线绘制节点连线绘制节点总线连接绘制节点总线连接绘制导线工具绘制导线工具粘连（移动）粘连（移动）线段选中线段选中原理图设计输入：符号调入原理图设计输入：符号调入按下按下mouse右键右键原理图设计输入：符号调入（续前）原理图设计输入：符号调入（续前）库符号库符号符号文件也可

11、以是？1.VHDL代码得到！代码得到！2.如何如何将将VHDL设计文件设计文件变成变成符号文件（符号文件（.sym）?将将VHDL代码生成符号文件（代码生成符号文件（*.sym）一个例子一个例子器件与引脚指配器件与引脚指配(device&pin assignment)1.通过通过对话窗对话窗指配指配I.Assignments-DeviceII.Assignments-Pins2.通过通过“*.qsf”文件指配文件指配“XXX.qsf”是一个是一个文本文件文本文件，包含了设计项，包含了设计项目所有的配置信息，其中包括器件和引脚目所有的配置信息，其中包括器件和引脚信息信息器件指配：器件指配：Ass

12、ignments-Device-Device&Pin Options-GeneralJTAG User CodevSpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.vIfyouturnonAuto usercode,thisoptionisdimmedtoindicatethatitisnotavail

13、able.vThisoptionisavailableforallAlteradevicessupportedbytheQuartusIIsoftwareexceptFLEX6000devices.Device&Pin Options-Unused Pins未用引脚一般接地未用引脚一般接地Device&Pin Options-Configuration引脚指配：引脚指配：Assignments-Pins-通过通过“*.qsf”文件指配文件指配1.#Pin&Location Assignments2.#=3.set_location_assignmentPIN_1-toa004.set_loca

14、tion_assignmentPIN_2-toa045.set_location_assignmentPIN_3-toa02编译和综合编译和综合(compilation and synthesis)如果如果 编码设计编码设计 完成完成 如果如果 器件和引脚指配器件和引脚指配 完成完成那么那么我们我们 就可以就可以 开始编译了！开始编译了！请进入：请进入：Processing-Complitaion 看RTL图如果编译通过，如果编译通过，那么那么 我们还可以看我们还可以看 VHDL代码的代码的RTL图图Tools-RTL Viewer仿真仿真(simulation)vQuartus II的的si

15、mulation功能功能使得使得 FPGA代码设计代码设计 和和 PCB设计设计 同步同步 或者或者 超前超前 进行进行.v必须选择必须选择 进行那种类型？进行那种类型？Function&Timing v如何启动仿真：如何启动仿真：Processing-Start Simulation 仿真仿真(simulation):步骤步骤1.建立建立“.VWF”文件文件File-New-Other Files-Vector Waveform file2.设置仿真的时间分辨率和仿真时长设置仿真的时间分辨率和仿真时长Edit-End TimeEdit-Grid Size3.选择选择 仿真类型仿真类型（Fun

16、ction&Timing）4.定义输入波形定义输入波形5.启动仿真：启动仿真：Processing-Start Simulation6.观察仿真结果（输出信号的波形）观察仿真结果（输出信号的波形）选择选择 仿真类型：仿真类型：Project-Setting-Simulator 定义输入波形定义输入波形编程与配置编程与配置(program and configuration)1.设置编程硬件设置编程硬件（编程电缆选择编程电缆选择）Tools-Programmer-Hardware Setup2.设置下载模式设置下载模式Tools-Programmer-Mode3.调入编程文件调入编程文件Tool

17、s-Programmer-Add File4.启动编程启动编程Tools-Programmer-Start设置编程硬件（编程电缆选择）设置编程硬件（编程电缆选择）Tools-Programmer-Hardware Setup设置下载模式设置下载模式FPGA 配置配置EPCS1，EPCS4等编程等编程EPC2,CPLD等编程等编程启动编程启动编程JTAG User CodevSpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheop

18、tionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.vIfyouturnonAuto usercode,thisoptionisdimmedtoindicatethatitisnotavailable.vThisoptionisavailableforallAlteradevicessupportedbytheQuartusIIsoftwareexceptFLEX6000devices.问题：请翻译此段文字，和其他资料说明问题：请翻译此段文字，和其他资料说明JTAG User Code的含义和用法？的含义和用法？The end.演讲完毕，谢谢观看！