邵小桃电磁兼容和PCB设计.pptx

《邵小桃电磁兼容和PCB设计.pptx》由会员分享，可在线阅读，更多相关《邵小桃电磁兼容和PCB设计.pptx（28页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、静电放电现象ESD 保护技术本章内容第1页/共28页8.1 静电放电现象第2页/共28页1.静电放电-ESD(Electrostatic Discharge)静电是自然环境中最普遍的电磁危害源。静电电荷产生的种类有静电传导、分离、感应和摩擦。任何两个不同材质的物体接触后再分离，均可产生静电 物体之间的感应也会产生静电。摩擦是一个不断接触与分离的过程，所以大多数的非导体材料相互摩擦就会产生静电。其实，摩擦产生静电的实质也是一种接触后再分离而产生的静电。具有干扰危害的静电一旦找到合适的放电路径，就会产生放电现象。静电的危害主要就是通过静电的放电现象引起的。第3页/共28页材材 料料棉棉 纱纱毛毛丙

2、丙 烯烯聚聚 脂脂尼尼 龙龙维尼纶维尼纶/棉棉棉（棉（100%）1.20.911.714.71.51.8维尼纶维尼纶/棉棉（55%/45%）0.64.512.312.34.80.3聚脂聚脂/人造丝人造丝（65%/35%）4.28.419.217.14.81.2聚脂聚脂/棉棉（65%/35%）14.115.312.37.514.713.8不同材料的衣服摩擦产生的静电电压(kV)第4页/共28页ESD 是一个上升时间可以小于1ns 甚至几百个ps的非常快的过程。它可以产生几十kv/m甚至更大电磁脉冲。频谱从DC到几GHz。ESD对电子器件和高速电子设备不但有破坏作用，也有非常强的EMI。第5页/共

3、28页人体的静电放电模型可用电阻R和电容C串联来模拟 第6页/共28页设人体电阻为500，电容300 pF，带静电压为10 kV，放电电流峰值:Ip=V/R=20 A，放电时间很短，近似为td=RC=150 ns。静电能量为第7页/共28页芯片的输入电阻Ri为6 k，正常工作的数字信号幅度为3.3 V，宽度为2 ns，数字信号包含的能量为:第8页/共28页静电放电产生的电磁场 静电放电在一个对地短接的物体暴露在静电场中时发生。两个物体之间的电位差将引起放电电流，传送足够的电量以抵消电位差。这个高速电量的传送过程即ESD。在这个过程中，将产生潜在的破坏电压、电流及电磁场。第9页/共28页ESD

4、能量传播有两种方式：放电电流通过导体传播激励一定频谱宽度的脉冲能量在空间传播所有元器件、组件和设备在焊接、组装、调试和实际使用时都可能受到静电或ESD的破坏或损伤。所以元器件、组件和设备要有一定的抗静电能力才能保证其静电安全。第10页/共28页如果一个元件的两个针脚或更多针脚之间的电压超过元件介质的击穿强度，就会对元件造成损坏。这是MOS器件出现故障最主要的原因。静电放电脉冲的能量可以产生局部地方发热2.静电放电的危害第11页/共28页被直接通过敏感电路的ESD电流损坏或摧毁。这种损坏由于ESD电流直接进入元件管脚，通常导致永久损坏。被流过接地回路的ESD电流损坏或摧毁。通常大部分的电路设计者

5、，都认为接地回路是低阻抗的，由于接地回路的抖动，实际上它不是低阻抗的，结果就是经常摧毁电路。而且地的抖动，也会造成 CMOS 电路的 LATCH-UP.被电磁场耦合损坏。这种影响通常不会造成电路摧毁，因 为通常只是一小部分ESD 能量被耦合到敏感电路。被预先放电的电场损坏。这种损坏模式不象其他几种模式那么普遍，它通常在非常敏感和高阻抗的模拟电路中看到。3.四种和PCB有关的ESD 损坏模式：第12页/共28页8.2 ESD 保护技术第13页/共28页防止静电荷的产生和积累，彻底消除静电放电发生；使物体表面绝缘，防止静电放电发生；控制静电放电的路径，阻隔ESD 效应的发生，避免对电路的影响。1.

6、ESD防护的关键：第14页/共28页（1）火花缝：它是由两个尖角距离为6到10mils 的面对面三角形构成。其中一个三角形接到 0V地平面上，另一个接到每一个信号线上。这种火花缝通常ESD 事件反应较慢，而且提供的保护也是最小的。如下图所示：I/O connectorController0V地平面信号线2.静电放电保护的几种常用方法：第15页/共28页（2）放置高电压电容 用耐压至少为1.5kV 的圆盘状的陶瓷电容，放在I/O 连接器的最靠近位置。如果电容耐压太低，就会在ESD 事件初次发生时被毁坏。（3）专用ESD 抑制元件 采用专为瞬时电压抑制而设计的半导体元件。（4）LC 滤波器 采用低

7、通LC 滤波器，阻止高频ESD 能量进入系统。电感对脉冲呈高阻抗特性，从而衰减非脉冲能量进入系统。电容被放在电感的输入端，而不是电感的输出端或I/O端。第16页/共28页3.PCB静电防护设计I/O端口与电路分离，隔离开单独地，电缆接I/O地或浮地。数字电路时钟前沿时间小于3ns时，要在I/O连接器端口对地间设计火花放电间隙防护电路。空气击穿场强为30kV/cm，壳接地时安全距离为0.05cm，壳不接地时安全距离为0.84cm。火花间隙应小于这个距离。I/O端口加高压电容器，加在刚刚出口的位置，电容耐压要足够，多用陶瓷电容器。I/O端口加LC滤波器。ESD敏感电路采用护沟和隔离区的设计方法。第

8、17页/共28页 PCB上下两层采用大面积敷铜并多点接地。电缆穿过铁氧体环可以大大减小ESD电流，也可减小EMI辐射。多层PCB比双层PCB的防非直击ESD性能改善10到100倍。回路面积尽可能小，包括信号回路和电源回路。ESD电流产生磁影响。在功能板顶层和底层上设计3.2mm的印制线防护环，防护环不能与其它电路连接。第18页/共28页走信号线靠近低阻抗0V 参考地面 如图示：DeviceDevice+5VGND信号线PoorDeviceDevice+5VGND信号线Better地线DeviceDevice+5VGND信号线Optimal地平面第19页/共28页 注意环流所在的环路面积。其中包

9、括元件、I/O连接器、元件/电源面之间的距离。减小环路面积的方法：严格控制地面和电源子系统之间的耦合。保持地线和电源线彼此靠近（或电源面互相临近）信号线必须尽可能的靠近地线，地平面，OV参考面和它们的关心的电路。在电源和地之间使用具有高的自谐振频率，尽可能低的ESL 和 ESR旁路电容.保持走线长度越短越好，将天线耦合减到最小程度。在PCB板的顶层和底层没有元件或电路的区域，尽可能多的加入地平面。4.PCB 静电放电保护技术-环路面积第20页/共28页在ESD 敏感元件和其它功能区之间，加入保护带或 隔离带。将所有机壳的地都接到地阻抗。采用齐纳二极管（稳压二极管）或ESD 抑制元件来提供瞬时保

10、护。地的瞬时保护设备应接到机壳地，而不是电路地。由铁氧体材料制成的串珠或滤波器，能够提供很好的ESD 电流衰减，从而为辐射发射提供EMI 保护。采用多层PCB 板能够提供比两层板好10倍到100倍的的非接触ESD 电磁场保护。第21页/共28页 保护镶边不同于地线。它通过对PCB 板边沿的处理，将ESD风险降到最小。为了阻止和内部电路没关系的ESD 干扰，辐射或传导耦合到电路元件，在PCB板的顶层和底层周边边沿，放置3.2mm 厚的保护镶边。将保护镶边通过整个PCB边沿连接到0 参考面。保护镶边保护带地通过从保护带连接到板内地面或机壳地保护带连接到板边沿CPU5.保护镶边（Guard Band

11、s）第22页/共28页6.ESD常见问题与改进 ESDESD屏蔽层（1）屏蔽机箱：完整的屏蔽机箱能够消除静电放电的影响。如果机箱上的缝隙或空洞不可避免，可加屏蔽挡板第23页/共28页（2）信号地与机箱单点接地，接地点选择在电缆入口处。错误正确第24页/共28页ESD1I1ESD2铁氧体磁珠（3 3）.防止静电电流通过共模滤波电容进入电路。在靠近电路一侧安装铁氧体磁珠。ESD1I1ESD2I2第25页/共28页电缆/机箱搭接VN（4）设备之间的互联电缆上使用屏蔽电缆，或使用共模 扼流圈。第26页/共28页（5）在电缆入口处安装瞬态抑制二极管或滤波电容第27页/共28页感谢您的观看！第28页/共28页