时序逻辑学习.pptx

《时序逻辑学习.pptx》由会员分享，可在线阅读，更多相关《时序逻辑学习.pptx（85页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、1时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计教学要求：1.会使用移位寄存器组件；2.会分析和设计计数器电路。3.掌握集成计数器和移位寄存器的应用*第1页/共85页26.46.4常用时序逻辑器件常用时序逻辑器件 6.4.16.4.1计数器分类计数器分类 一、集成二进制计数器一、集成二进制计数器 二、集成非二进制计数器二、集成非二进制计数器 三、集成计数器的应用三、集成计数器的应用6.4.4 6.4.4 寄存器寄存器举例举例第2页/共85页31.计数器的作用记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等

2、。2.计数器的分类按工作方式分：同步计数器和异步计数器。按功能分：加法计数器、减法计数器和可逆计数器。按计数器的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。6.4.1 计数器的功能和分类计数器的功能和分类第3页/共85页4一、集成二进制计数器1.41.4位二进制同步加法计数器741617416174161的状态图和时序图：CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 30000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0第4页/共85页54 4位

3、二进制同步加法计数器7416174161内部电路R RC1C1&Q Q1J1J1K1K&113 3Q Q&Q Q&R RC1C11J1J1K1K&112 2Q Q&Q Q&R RC1C11J1J1K1K&111 1Q Q&Q Q&R RC1C11J1J1K1K&110 0Q Q0 0D D1 1&1 1EPEPETET1 11 1D D2 2D D3 3D DCPCPLDLDRDRDRCORCO第5页/共85页6 异步清零;计数；同步并行预置数；RCO为进位输出端。保持。模16加法计数HHHH保持,RCO=0LHHH 保 持HLHH予 置LH异步清0L功 能EPETLDRDCP两种保持方式41

4、235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO第6页/共85页7QCPQ0Q21Q3LDLDRDRDDD0D21D3EPEPETETRCORCO121314150120清零异步同步置数加法计数保持第7页/共85页8应用应用组成任意进制计数器 N次分频器frequency division 74161的状态图和时序图：0000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3第8页

5、/共85页9在N1（5）时将LD变为0QCQBQA101LD0，但CR=1置零置零0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA1.1.置数法置数法parallel load （利用（利用LDLD端）端）例：利用74161构成六进制计数器74161QDQCQBQACPLDACBDCR1ETEP1第9页/共85页10预置16N（10）到计数器CO1LD0 CR=11.1.置数法（利用置数法（利用LDLD端）端）000000010010001101001100101110101001100001010

6、1100111111111101101QDQCQBQA 1 0 1 011CO74161QDQCQBQACPLDDBCACR1ETEP第10页/共85页11预置（3）到计数器，M=8时LD=0,CR=1(a)置数法（利用LD端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA0 0 1 1CO74161QDQCQBQACPLDDBCACR1ETEP11第11页/共85页12QCQBQA 110，CR0，强迫置0,因 此 存 在 毛 刺（QB）2.清零法（复位法）清零法（复位法）（利用CR端）0000

7、000100100011010011001011101010011000010101100111111111101101QDQCQBQACO74161QDQCQBQACPLDDBCACR1ETEP1第12页/共85页13CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3毛刺000 001 010 011 100 101 110第13页/共85页14(2)(2)、集成计数器、集成计数器7416374163逻辑符号D0 D1 D2 D3Q0 Q1 Q2 Q3CT COCT 74163CP LDCR模模1616加法计数加法计数H HH HH HH H保持，但保持，但CO=0CO=0L LH H

8、H HH H 保保 持持H HL LH HH H预预 置置 数数L LH H同步清同步清0 0L L功功 能能CTCTP PCTCTT TLDLDCRCRCPCP7416374163功能表功能表7416374163芯片引脚图及功能和芯片引脚图及功能和7416174161同，唯一区别：同，唯一区别：7416374163是是同步清同步清0 0，即，即 时，输入一个时，输入一个CPCP，各触发器才能清，各触发器才能清0 0。第14页/共85页15（3）4位二进制同步可逆计数器reversible counter 74191 7419141235671516Vcc8910111214133D0Q1GN

9、DD1END/UQ3Q2QD2LDMAX/MINRCOCP0D 74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q1 191EWB91EWB第15页/共85页16二、集成非二进制计数器N进制计数器又称模N计数器module。当N=2n时，就是前面讨论的n位二进制计数器；当N2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。第16页/共85页171 1集成十进制计数器举例（1 1）84218421BCD码同步加法计数器7416074160RCO=0RCO=041235671516CPD0D1D2GNDQ3Q2Q1Vcc7416089101112141

10、3RD3DDLEPETQ0RCOQ3Q2ETCPD0D1D2D3RCOQ1Q0EPRDLD74160第17页/共85页18（2 2）二五十进制异步加法计数器74290742907429074290包含一个独立的1 1位二进制计数器和一个独立的异步五进制计数器。RQC1C1RQC11KCP2R1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ2R0(1)R9(1)R9(2)CP1R0(2)第18页/共85页1974290框图和 逻辑电路图（c）框图 M1 =2M2=5CP0CP1 S 9(1)S 9(2)R 0(1)R 0(2)Q0 Q1 Q2 Q3二进制计数器的时钟输入端为CP0 0

11、，输出端为Q0 0；五进制计数器的时钟输入端为CP1 1，输出端为Q1 1、Q2 2、Q3 3。如果将Q0 0与CP1 1相连，CP0 0作时钟脉冲输入端，Q0 0Q3 3作输出端，则为84218421BCD码十进制计数器。第19页/共85页20 7429074290的功能：异步清零。异步置数（置9）。计数。2-5-102-5-10进制290EWB290EWB 74LS2904123567 7GNDGND9(1)9(1)NCNC9(2)9(2)NCNCQ Q1 1Q Q2 213138 89 91010111112121414VccVcc0(1)0(1)0(2)0(2)2 21 1Q Q3 3

12、Q Q0 0CPCPCPCPR RR RR RR R第20页/共85页21实现8421、5421码模10计数CPCP0CP1Q0 Q1 Q2 Q3742900 0 0 0 1 2 4 8S9（1）S9（2）R0（1）R0（2）CPCP1CP074290Q0 Q1 Q2 Q35 1 2 40 0 0 0S9（1）S9（2）R0（1）R0（2）第21页/共85页22三、集成计数器的应用1.组成任意（N）进制计数器 N次分频器假如需要的是假如需要的是M M进制计数器，这时有进制计数器，这时有MN两两种情况，种情况，（1 1）MNMN的情况必须用多片N进制组合起来，构成M进制。各级之间连接方式：1）串

13、行进位（异步级联）：低位片的进位输出作高片的CP。2）并行进位（同步级联）：低片的进位作高片的ET、EP。3）整体清零4）整体置位（数）第26页/共85页27 例：用两片74191采用异步级联方式构成8位二进制计数器。1 1）异步级联（串行进位）RCORCOMAX/MINMAX/MINLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(1)74191(1)计数脉冲D/UENL0 01 13 3 2 2Q Q Q Q Q Q Q QQ Q6 6Q Q7 7Q Q4 4Q Q5 5DLDLD3 3Q Q2

14、2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(2)74191(2)RCORCOMAX/MINMAX/MIN第27页/共85页28例：用两片4 4位二进制加法计数器7416174161采用同步级联方式构成的8 8位二进制同步加法计数器，模为1616=2561616=256。2 2）同步级联(并行进位）1计数脉冲清零脉冲ETCP0D1D2D3DRCO74161(1)EPRDDL1Q3 Q2 Q1 Q0ETCP0D1D2D3DRCO74161(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0

15、第28页/共85页293 3）整体清零）整体清零例例 1 1 用7416074160组成4848进制计数器。解：解：因为N4848，而7416074160为模1010计数器，所以要用两片7416074160构成此计数器。先将两芯片采用同步级联方式连接成100100进制计数器，然后再用整体清零法组成4848进制计数器。EWBEWB1计数脉冲ETCP0D1D2D3DRCO74160(1)EPRDDL1ETCP0D1D2D3DRCO74160(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0&第29页/共85页30例例 2 2 用7416174161组成174174进制计数器。（174

16、）D=（10101110）B，当Q7Q6Q5Q4Q3Q2Q1Q0=10101110，即当Q7Q5Q3Q2Q1分别是1时，反馈清零，如图。Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 异步清零，N进制就从N反馈译码；同步清零，N进制就丛N-1反馈译码第30页/共85页31整体置数整体置数先将两片N进制计数器级联接成一个大于M进制的计数器（如NN），后在选定的某一状态下译出LD=0信号，将两个N进制计数器同时置入适当数据，跳过多余状态，获得M进制计数器。第31页/共85页32举例：用74161组成174174进制计数器（整体置数法）

17、161是同步预置数，用进位输出RCO反馈预置数：256-174=82，即把（82）D=（01010010）B从两片161的并行输入数据端送入即可。如图Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 作业：P153：6.1.1、6.3.2、6.4.1、6.4.2、6.4.4、5、6、7、8、9第32页/共85页33在在QDQCQBQA 0110 时立时立即清零即清零。在在QDQCQBQA 0101 时时 准备清零准备清零。ETEPRCA B C DQBQCQDQALDCLR74LS163&+5VCP比较 用74LS290与用74LS

18、163构成六进制计数器:CPBCPAQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS290CP计数 脉冲第33页/共85页34(1).需要两片74LS163；(2).为了提高运算速度，使用同步计数方式。应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。时准备清零。,QDQCQBQA QDQCQBQA CLR=例2：用74LS163构成二十四进制计数器。23=23=（1717）H H时清0 0+5VCPETEPCOA B C DQBQCQDQALDCLR74LS163COQBQCQDQALDCLR74LS163+5V,CLR11A B C

19、DETEP第34页/共85页352.2.组成分频器组成分频器例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。解：因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。1f=1Hzf=32768Hz Q3Q2Q1Q01CPEPRCOETRDD0D1L2D3DD74161(1)1 Q3Q2Q1Q011 Q3Q2Q1Q011 Q3Q2Q1Q01RDD0D1L2D3DDCPEPRCOET74161(4)1CPEPRCOET74161(3)CPEPRCOET7416

20、1(2)RDD0D1L2D3DDRDD0D1L2D3DD第35页/共85页363 3组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周在时钟脉冲作用下产生的一串周期性的二进制信号。期性的二进制信号。例例1 1：如图：如图,74161,74161及门电路构成的时序电路及门电路构成的时序电路,分析功能。分析功能。其其中中7416174161与与G G1 1构构成成了了一一个个模模5 5计计数数器器。，因因此此，这这是是一一个个0101001010序列信号发生器，序列长度序列信号发生器，序列长度P P=5=5。EWB仿真74161第36页/共85页37 例2 试用计数器

21、74161和数据选择器设计一个01100011序列发生器。解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。EWB仿真第37页/共85页384组成脉冲分配器EWB仿真产生节拍脉冲CPCPQ Q0 0Q Q1 1Q Q2 2Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 70 01 Y0Y1Y2Y3Y4Y5Y6Y7 741381CPCP7416074160DD2DDLRD03CPETEPD1RCO1A2 A1 A01Q3Q2Q1Q0第38页/共85页39在数字电路中，用来存放二进制数据或

22、代码的电路称为寄存器(Register)。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。6.2 寄存器寄存器第39页/共85页40一、锁存器一、锁存器(Latch)锁存器是一种能存储数据的时序电路器件。在使能端有效状态，能够

23、接受输入端的数据。(1)8位锁存器74LS3738Q1Q8D1DGOE74LS373(2)8位可寻址锁存器74LS259Q7Q0DAGCr74LS259BC使能输出控制端清除数据输入地址第40页/共85页41二二、数数码码寄寄存存器器存存储储二二进进制制数数码码的的时时序序电电路路组件组件集成数码寄存器74LSl75：1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPD3012DD1DRDD0D3是并行数据输入端，CP为时钟脉冲端。Q0Q3是并行数据输出端。异步清零控制端。第41页/共85页427474LS175175的功能的功能:C

24、R是异步清零控制端。D0D3是并行数据输入端，CP为时钟脉冲端。Q0Q3是并行数据输出端。清零时钟输 入输 出工作模式RDCPQ3 Q2 Q1 Q0D3 D2 D1 D00 0 0 0 01 D3 D2 D1 D0 D3 D2 D1 D0 1 1 1 0 保 持保 持异步清零数码寄存数据保持数据保持第42页/共85页43三、移位寄存器三、移位寄存器shift register 移移位位寄寄存存器器不不但但可可以以寄寄存存数数码码，而而且且在在移移位位脉脉冲冲作作用用下，寄存器中的数码可根据需要向左或向右移动下，寄存器中的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器 （1 1）

25、右移寄存器（D触发器组成的4 4位右移寄存器）右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。并行输出4位右移移位寄存器第43页/共85页44设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3第44页/共85页45右移寄存器的时序图：由于右移寄存器移位的方向为DIQ0 0Q1 1Q2 2Q3 3，即由低位向高位移，所以又称为上移寄存器。在4 4个移位脉冲作用下，输入的4 4位串行数码110

26、11101全部存入了寄存器中。这种输入方式称为串行输入方式。123456789CPQ0Q1Q23QID1110第45页/共85页46（2 2）左移寄存器 2 2 双向移位寄存器bidirectional shift register 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。串入串出parallel-in serial-out left/right serial input Q1DC1RFF0FF1FF23FF20并 行 输 出3QQ1QQID串行输入CPCR串行输出D0D1D2D3Q

27、1DC1RQ1DC1RQ1DC1R第46页/共85页47当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；其中，DSR为右移串行输入端，DSL为左移串行输入端。当S=0时，D3=DSL，D2=Q3、D1=Q2、D0=Q1，实现左移操作。RFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&11FF&C1R01DQ111 11 11 1QQQQ1302CPCRDSR串行输入（右移）串行输入SLD（左移）串行输出DOR（右移）串行输出DOL（左移）移位控制S SS=0S=0：左移并 行 输 出S=1S=1：右移第47页/共85页48三、集成移位寄存器7419

28、47419474194为四位双向移位寄存器。Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。DSL 和DSR分别是左移和右移串行输入。D0、D1、D2 2和D3是并行输入端。VQQQ Q CP SS(a)引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8CC 0 1 231 0CR DSR D0 D1 D2 D3 DSL GND S1 S0 DSL 74LS194 Q0 Q1 Q2 Q3(b)逻辑功能示意图 D0 D1 D2 D3 CR CP DSR第48页/共85页4974194的功能表：第49页/共85页50

29、74194功能表 CR S1 1S0 0 操作说明 1 右移 1 左移 1 1 并行送数 1 0 0 保持 0 f f f f 置 0 00parallel load 第50页/共85页51S0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSLDSLD10D11D12D13D20D21D22D23+5V74LS194(1)74LS194(2)CP0DiS0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSRDSRD10D11D12D13D20D21D22D23+5V74LS194(1)74LS194(2)CP0Di右移模式左移模式移位寄存器的级联移位寄存器的级联第51页/

30、共85页52D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路实现方法(1).因为有7位并行输入，故需使用两片74LS194；(2).用最高位QD3作为它的串行输出端。例1数据传送方式变换电路数据传送方式变换电路并入串出第52页/共85页53&G1S0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSRDSRD10D11D12D13D20D21D22D23D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194(1)74LS194(2)具体电路具体电路第53页/共85页54四、移位寄存器构成的移位型

31、计数器 1.环形计数器orbicular counter 环形计数器的特点：电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。EWB 194EWB 194环型计数器SLSL0Q1QS3D2D1D0D2Q3Q74194SRDCPDSRD01111000START0Q31000Q0100Q2Q001010001第54页/共85页55节拍脉冲节拍脉冲Q3Q2Q1Q0CP(d)主循环波形0Q31000Q0100Q2Q001010001SLSL0Q1QS3D2D1D0D2Q3Q74194SRDCPDSRD01111000START第55页

32、/共85页562扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。EWB 194EWB 194扭环10清零SLSL0Q1QS03D2D1D0D2Q3Q74194S1RDCPDSRDQ100000012QQ00000300111Q1100011111101111第56页/共85页57000000111000110000100000000001000011000111001111011111111111111100111110(b)状态图n个FF构成环形计数器时,模M=n，主循环有n个状态

33、。构成扭环计数器时，模M=2n，主循环有2n个状态。用两片74194构成模12扭环计数器EWB EWB 模1212扭环型计数器S0S1CPQ0Q1Q2Q3DSRD0D1D2D374LS194(1)S0S1CPQ0Q1Q2Q3DSRD0D1D2D374LS194(2)CRCR1CP101011作业：P154：6.2.2第57页/共85页58几进制计数器？几进制计数器？置零法：置零法：D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP10 0 0 0&例1模7举例第58页/共85页59D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q

34、1 Q2 Q31CP11 1 1 1&置最大数法：指出错误置最大数法：指出错误第59页/共85页60D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP11 0 0 11置最小数法：置最小数法：74161是16进制计数器，同步置数，所以，16-7=9（1001），作为D3D0的预置数，到最大状态1111时，CO=1，经反相器，使LD=0。第60页/共85页61用两片用两片74160构成构成37进制计数进制计数器器例2分析下面电路是几进制计数器？分析下面电路是几进制计数器？D0 D1 D2 D3ET COEP 74160(1)CP LDCRQ0 Q1 Q2

35、 Q31CP11 1 0 0D0 D1 D2 D3ET COEP 74160(2)CP LDCRQ0 Q1 Q2 Q310 1 1 01100-63=37第61页/共85页62用两片用两片74160构成构成60秒计时电秒计时电路路Q0 Q1 Q2 Q3ETEPCPCR D0 D1 D2 D3COLD7416011Q0 Q1 Q2 Q3ETEPCPCR D0 D1 D2 D3COLD74160&1 0 0 0 0 1 0 0 0 0CP例3分析下面电路是几进计数器？分析下面电路是几进计数器？第62页/共85页63用用74290构成模构成模1000计数器计数器CPS 9（1）S 9（2）R 0（1

36、）R 0（2）100 200 400 8000 0 0 0 0 0 0 0 0 0 0 0Q0 Q1 Q2 Q3S9（1）S9（2）R0（1）R0（2）S 9（1）S 9（2）R 0（1）R 0（2）权：1 2 4 810 20 40 80CP0CP174290（个位）Q0 Q1 Q2 Q374290（十位）74290（千位）Q0 Q1 Q2 Q3CP0CP1CP0CP1第63页/共85页64用两片74290构成模46计数器:10 20 40 80CP0CP174290Q0 Q1 Q2 Q3CP0CP174290Q0 Q1 Q2 Q3&CP权：1 2 480 00 0（个位）（十位）S 9（1

37、）S 9（2）R 0（1）R 0（2）S 9（1）S 9（2）R 0（1）R 0（2）第64页/共85页65例1用74161设计一个可控进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。标出进位输出端。D0 D1 D2 D3ETEP 74161 CP LDCRQ0 Q1 Q2 Q31CP10 0 0 0CO&1MY进位输出综合应用综合应用第65页/共85页66例2用优先编码器74148和计数器74160组成可控分频器，试说明当输入信号A B C D E F G分别为低电平时，Y端的输出频率为多少？I7I6I5I4I3I2I1Y0Y1Y274LS148CP ET EPD0

38、D1D2D3111Q0Q1Q2Q3RDLDCO174LS160ZCPABCDEFG11第66页/共85页67解：由图 可见，计数器工作在可预置数状态，每当计数器的进位输出CO=1(即输出Q=1001)时，在下一个CP上升沿到达时置入编码器的输出状态Y。例如：当A=0时，74148的输出为Y2Y1Y0=110，经反向器输入到74160的置数端D3D2D1D0=0001，则构成9进制计数器，输出脉冲Z的频率为CP的1/9。依此类推便可得到 下表：接入低电平的输入端fz/fcpABCDEFG1/91/8 1/71/6 1/51/41/3第67页/共85页68数字电子钟的时计数、译码、显示电路数字电子

39、钟的时计数、译码、显示电路第68页/共85页69例1：数字频率计原理电路的设计。清零清零计数计数1 秒钟秒钟显示显示 计数器的应用举例计数器的应用举例频率：周期性信号在单位时间（1s1s）内变化的次数设计一个可以自动和手动两种工作方式的频率计。假设自动清零用1S，计数1S，显示3S，原始状态图如图。此电路分成两部分：1 秒钟秒钟3 秒钟秒钟第69页/共85页70译码显示译码显示74 LS 2907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA1Hz!计数器：计数器：用于确定用于确定清零、计清零、计数、显示数、显示的时间。的时间

40、。根据计数器根据计数器的状态确定的状态确定何时清零、何时清零、何时计数、何时计数、何时显示。何时显示。被测信号被测信号数字频率计原理数字频率计原理图图第70页/共85页71自动测量过程：自动测量过程：000001011111110100手动清零手动清零计数计数显示显示显示显示显示显示自动清零自动清零1秒秒3秒秒1秒秒1.循环计数器部分循环计数器部分Q2Q1Q00001111001001011111001110100状态分配第71页/共85页72自动时自动时:译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(

41、2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2Q1Q0组成五进组成五进制计数器：制计数器：计数计数清零清零显示显示1.循环计数器部分循环计数器部分第72页/共85页73手动测量过程：手动测量过程：手动清零手动清零计数计数显示显示显示显示0000010111111秒秒1.循环计数器部分循环计数器部分Q2Q1Q00001111001001011111111第73页/共85页74Q2Q1Q0的状态的状态转换关系转换关系000001011111计数计数显示显示手动清零手动清零译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动

42、ux手动清零手动清零CPR 0(1)R 0(2)CPA手动时：手动时：第74页/共85页752.2.计数显示部分计数显示部分计数器选7490，它的工作状态应由循环计数器的输出控制。1）控制端R1(0)R2(0)的设计:Q2Q1Q0=001、101时：时：ux作为CPA被送入计数器进行计数，7490应处于计数状态,R2R1=10(或01)；Q2Q1Q0=100、000时：时：计数器清零，计数器清零，R2R1=11Q2 Q1 Q00 0 10 1 11 1 11 1 01 0 0计数计数清零清零显示显示其它状态时，7490应保持，不清零，R2R1=0Q2Q1Q0000111100111100011

43、10007490是下降沿触发,用与非门,选7420第75页/共85页76Q2Q1Q0=001、101时：时：ux作为作为CPA被被送入计数器送入计数器进行计数进行计数1110译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPA2.计数显示部分Q2 Q1 Q00 0 10 1 11 1 11 1 01 0 0计数计数清零清零显示显示第76页/共85页77Q2Q1Q0=100、000时：时：计数器清零计数器清零译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动

44、ux手动手动清零清零CPR 0(1)R 0(2)CPA1011Q2 Q1 Q00 0 10 1 11 1 11 1 01 0 0计数计数清零清零显示显示第77页/共85页78译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPAQ2Q1Q0=010、011、111、110时：时：ux被封锁，计被封锁，计数器输出保持。数器输出保持。00第78页/共85页79功能说明：2.只显示只显示 1、2、3、9、10、11、12，十位，十位不显示不显示“0”!1.只计 12 个小时；小时脉冲小时脉冲 QA QDQC

45、QB Q 显示结果显示结果 0 0 0 0 0 1 1 1 0 0 0 1 0 2 2 0 0 0 1 1 3 3 0 0 1 0 0 4 4 0 0 1 0 1 5 5 0 0 1 1 0 6 6 0 0 1 1 1 7 7 0 1 0 0 0 8 8 0 1 0 0 1 9 9 1 0 0 0 0 1 0 10 1 0 0 0 1 1 1 11 1 0 0 1 0 1 2 12 1 0 0 1 1 1 3 0 0 0 0 1 1十位十位个个 位位清零清零例2.电子表电路。第79页/共85页80如何实现如何实现?小时脉冲小时脉冲 QA QDQCQB Q 显示结果显示结果 0 0 0 0 0

46、1 1 1 0 0 0 1 0 2 2 0 0 0 1 1 3 3 0 0 1 0 0 4 4 0 0 1 0 1 5 5 0 0 1 1 0 6 6 0 0 1 1 1 7 7 0 1 0 0 0 8 8 0 1 0 0 1 9 9 1 0 0 0 0 1 0 10 1 0 0 0 1 1 1 11 1 0 0 1 0 1 2 12 1 0 0 1 1 1 3 0 0 0 0 1 1十位十位个个 位位清零清零CLR=QAQBQR 0(1)=QAQBQR 0(2)=1第80页/共85页81QAQDQCQBQD C B A74LS48显示显示显示显示bc 7 4 L S 9 07个位个位十位十位74LS20清零清零清零清零小时脉冲小时脉冲 JK数数字字表表整整体体框框图图第81页/共85页82第六章第六章 结束结束电子技术电子技术数字电路部分数字电路部分第82页/共85页83第83页/共85页84第84页/共85页85感谢您的观看。第85页/共85页