存储器片选控制方法PPT课件.ppt

《存储器片选控制方法PPT课件.ppt》由会员分享，可在线阅读，更多相关《存储器片选控制方法PPT课件.ppt（19页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、关于存储器片选控制方法第一张，PPT共十九页，创作于2022年6月存储器接口的设计存储器片选控制方法：常用的片选控制方法有线选法、全译码法、局部译码法等几种。（1）线选法 线选法除将低位地址直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号，如图所示。第二张，PPT共十九页，创作于2022年6月RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10数据总线地址总线 线选法片选控制的原理图（3）（4）（5）RAM2KBRAM2KB（1）（2）第三张，PPT共十九页，创作于2022年6月 线选法就是用除片内寻址外的高位地

2、址线直接分别接至各个存储芯片的片选端，当某地址线信号为“0”时，就选中与之对应的存储芯片。第四张，PPT共十九页，创作于2022年6月A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH

3、存储器5地址范围存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围存储器地址的形成第五张，PPT共十九页，创作于2022年6月线选法的优点线选法的优点是连接简单，选择芯片无需专门的译码电路。线选法的缺点线选法的缺点是地址不连接，使可寻址 的地址范围减少，即寻址能力的利用率太低，使大量地址空间浪费，在使用时要予以注意。第六张，PPT共十九页，创作于2022年6月 这种方法除了将低位地址总线直接连至各芯片的地址线外，将余下的高位地址全部译码，译码的输出作为各芯片的片选信号，如图所示。（2）全地址译码法第七张，PPT共十九页，创作于2022年6月 译码芯片 74LS138第八张，PPT

4、共十九页，创作于2022年6月输输 入入输输 出出使使 能能选选 择择G1G1GG2A2A#GG2B2B#C CB BA AY Y7 7#Y Y6 6#Y Y5 5#Y Y4 4#Y Y3 3#Y Y2 2#Y Y1 1#Y Y0 0#1 10 00 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 00 01 11 11 11 11 11 11 10 01 11 10 00 00 01 10 01 11 11 11 11 10 01 11 11 10 00 00 01 11 11 11 11 11 10 01 11 11 11 10 00 01 10

5、00 01 11 11 10 01 11 11 11 11 10 00 01 10 01 11 11 10 01 11 11 11 11 11 10 00 01 11 10 01 10 01 11 11 11 11 11 11 10 00 01 11 11 10 01 11 11 11 11 11 11 1其其 它它X XX XX X1 11 11 11 11 11 11 11 174LS138功能表 第九张，PPT共十九页，创作于2022年6月4KB (1)4KB (2)4KB(16)译译码码器器CSCSCSY0Y1Y15A0-A11地址总线数据总线D0-D7A15-A12全译码片选法原理图

6、.第十张，PPT共十九页，创作于2022年6月A15 A14 A13 A 12 A11 A10-A0 地地 址范围址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存储器1地址范围存储器2地址范围存储器3地址范围存储器14地址范围存储器15地址范围全地址译码片选信号的形成存储器16地址范

7、围第十一张，PPT共十九页，创作于2022年6月 全译码法将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。译码法的优点是每片(或组)芯片的地址范围是唯确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。第十二张，PPT共十九页，创作于2022年6月 当采用线选法地址线不够用，而又不需要全部存储空间的寻址能力时，可采用这种方法。它是介于全译码和线选法之间的一种选址方法。（3）局部译码法第十三张，PPT共十九页，创作于2022年6月2KB (1)2KB (2)

8、2KB (8)译译码码器器CSCSCSY0Y1Y7A0-A10地址总线数据总线D0-D7A15-A11局部译码片选原理图局部译码片选原理图中任三根.第十四张，PPT共十九页，创作于2022年6月 部分译码法是对高位地址线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。第十五张，PPT共十九页，创作于2022年6月例1：存储器6264 8KB芯片工作在F0000HF1FFFH内存空间，画出和系统的连线图。6264地址线：地址线：A0-A12数据线：数据线：D0-D7WEOECS2 接接+5V电源电

9、源CS1 高位地址译码高位地址译码系统总线：系统总线：地址线：地址线：A0-A12A0-A12数据线：数据线：D0-D7D0-D7MEMWMEMWMEMRMEMR第十六张，PPT共十九页，创作于2022年6月全地址译码方式全地址译码方式D0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V1118086CPU6264A19A18A17A16A15A14A13A12A11A01 1 1 1 0 0 00 0 00 0 11 1 1F0000HF0001HF1FFFH第十七张，PPT共十九页，创作于2022年6月D0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V18086CPU6264A19A18A17A16 A15 A14 A13 A12A11A01 0 0 0 0 0 00 0 00 0 11 1 180000H80001H81FFFH1例2：存储器6264 8KB芯片工作在80000H81FFFH内存空间，画出和系统的连线图。第十八张，PPT共十九页，创作于2022年6月感谢大家观看第十九张，PPT共十九页，创作于2022年6月