DSP原理及应用DSP芯片的硬件结构节讲稿.pptx

《DSP原理及应用DSP芯片的硬件结构节讲稿.pptx》由会员分享，可在线阅读，更多相关《DSP原理及应用DSP芯片的硬件结构节讲稿.pptx（40页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 2.1 C54x的基本结构 1.1.C54xC54x的主要优点的主要优点 围绕围绕1 1组程序总线、组程序总线、3 3组数据总线和组数据总线和4 4组地址总线而建立的改进哈佛结构，提组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。高了系统的多功能性和操作的灵活性。具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的CPUCPU设计，提高了芯片的性能。设计，提高了芯片的性能。具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高更适应于快速算法的实现和高级语言编程的优化。级语言编程的优化。模块化结构设计，使派生器件得

2、到了更快的发展。模块化结构设计，使派生器件得到了更快的发展。采用先进的采用先进的ICIC制造工艺，降低了芯片的功耗制造工艺，降低了芯片的功耗,提高了芯片的性能。提高了芯片的性能。采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。力。第1页/共40页 2.2.C54xC54x的内部结构的内部结构 TMS320C54x的组成 中央处理器中央处理器CPUCPU I/OI/O功能扩展接口功能扩展接口 内部总线控制内部总线控制 特殊功能寄存器特殊功能寄存器 数据存储器数据存储器RAMRAM 程序存储器程序存储器ROMROM

3、 串行口串行口主机通信接口主机通信接口HPIHPI 定时系统定时系统 中断系统中断系统第2页/共40页 2.2.C54xC54x的内部结构的内部结构 TMS320C54x的硬件结构图 PAGEN DAGEN系统控制程序地址生成器数据地址生成器 CPU乘法累加器算术/逻辑运算单元桶 形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时器计数器中断系统控制接口PABPBCABCBDABDBEABEB特殊功能寄存器第3页/共40页 2.2 C54x的主要特性和外部引脚 2.2.1 C54x的主要特性 1、CPU2、存储器3、指令系统其特性还将在后面章节专门介绍 第4页/共40

4、页 2.2.1 C54x的主要特性 4在片外围电路 具有软件可编程等待状态发生器具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环（带有内部振荡器或外部时钟源的片内锁相环（PLLPLL）发生器发生器 支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行8 8位或位或1616位串行通信位串行通信第5页/共40页 2.2.1 C54x的主要特性 4在片外围电路 带带4 4位预定标器位预定标器(前置分频器）的前置分频器）的1616位可编程定时器位可编程定时器 设有与主机通信的并行接口（设有与主机通信的并行接口（HPIHP

5、I）具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号 数据总线具有总线保持器特性数据总线具有总线保持器特性 第6页/共40页 2.2.1 C54x的主要特性 5电源 具有多种节电模式。具有多种节电模式。可用可用IDLE1IDLE1、IDLE2IDLE2和和IDLE3IDLE3指令来控制芯片功耗，使指令来控制芯片功耗，使CPUCPU工作在省电方工作在省电方式。式。可在软件控制下，禁止可在软件控制下，禁止CLKOUTCLKOUT输出信号。输出信号。6片内仿真接口 具有符合具有符合IEEE1149IEEE1149.1 1标准

6、的片内仿真接口。标准的片内仿真接口。第7页/共40页 2.2.1 C54x的主要特性 7速度 5.0 5.0V V电压的器件，其速度可达到电压的器件，其速度可达到4040MIPSMIPS，指令周期时间为指令周期时间为2525nsns。3.3 3.3V V电压的器件，其速度可达到电压的器件，其速度可达到8080MIPSMIPS，指令周期时间为指令周期时间为12.512.5nsns。2.5 2.5V V电压的器件，其速度可达到电压的器件，其速度可达到100100MIPSMIPS，指令周期时间为指令周期时间为1010nsns。1.8 1.8V V电压的器件，其速度可达到电压的器件，其速度可达到200

7、200MIPSMIPS，每个核的指令周期时间为每个核的指令周期时间为1010nsns。第8页/共40页 2.2.2 C54x的引脚功能 C5402共有144个引脚，引脚分布如图。1441431421411401391381371361351341331321311301291281271261251241231221211201191181171161151141131121111101091 2 3 4 5 6 7 8 9 101112131415161718192021222324252627282930313233343536108107106105 104 103 102 101 10

8、0 99 98 97 969594939291908988878685848382818079787776757473TMS320VC5402373839404142434445464748495051525354555657585960616263646566676869707172第9页/共40页 2.2.2 C54x的引脚功能 TMS320C5402引脚：电源引脚电源引脚时钟引脚时钟引脚 控制引脚控制引脚地址和数据引脚地址和数据引脚串行口引脚串行口引脚 主机接口引脚主机接口引脚通用通用I/OI/O引脚引脚 测试引脚测试引脚第10页/共40页 2.2.2 C54x的引脚功能 1.电源引脚

9、C5402C5402采用双电源供电，其引脚有：采用双电源供电，其引脚有：CVCVDDDD（1616、5252、6868、9191、125125、142142），），电压为电压为+1.8+1.8V V，为为CPUCPU内核提供的专用电源；内核提供的专用电源；DVDVDDDD（4 4、3333、5656、7575、112112、130130），），电压为电压为+3.3+3.3V V，为各为各I/OI/O引脚提供的电源；引脚提供的电源；VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。第11页/共40页电源电路一第12页/共40页电源电路二第13页/共40页

10、 2时钟引脚 C5402C5402的时钟发生器由内部振荡器和锁相环的时钟发生器由内部振荡器和锁相环PLLPLL构成，其引脚功能如表构成，其引脚功能如表2.2.12.2.1所示。所示。CLKOUTCLKOUT：主时钟输出引脚主时钟输出引脚,周期为周期为CPUCPU的机器周期。的机器周期。CLKMD1CLKMD1、CLKMD2CLKMD2和和CLKMD3CLKMD3：设定时钟工作模式引脚，用来硬件配置时钟模式。设定时钟工作模式引脚，用来硬件配置时钟模式。X2/CLKINX2/CLKIN：时钟振荡器引脚。时钟振荡器引脚。若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用外部时

11、钟，该引脚接外部时钟输入。若使用外部时钟，该引脚接外部时钟输入。X1X1：时钟振荡器引脚。时钟振荡器引脚。若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚悬空。若使用外部时钟，该引脚悬空。TOUTTOUT：定时器输出引脚。定时器输出引脚。第14页/共40页时钟电路设计内部振荡电路第15页/共40页时钟电路设计晶体振荡电路3.3V3.3V第16页/共40页 3控制引脚 RSRS ：复位信号；复位信号；MSTRBMSTRB ：外部存储器选通信号；外部存储器选通信号；PSPS ：外部程序存储器片选信号；外部程序存储器片选信号；DSDS：外部数据存储器片选信号

12、；外部数据存储器片选信号；I SI S：I/OI/O设备选择信号；设备选择信号；IOSTRBIOSTRB：I/OI/O设备选通信号；设备选通信号；R R/WW：读读/写信号；写信号；READY READY：数据准备好信号。数据准备好信号。HOLD HOLD：请求控制存储器接口信号；请求控制存储器接口信号；第17页/共40页3 3控制引脚控制引脚 HOLDAHOLDA：响应控制存储器请求信号；响应控制存储器请求信号；MSCMSC：微状态完成信号；微状态完成信号；IAQIAQ：中断请求信号；中断请求信号；IACKIACK：中断响应信号；中断响应信号；MPMP/MCMC：DSPDSP工作方式选择信号

13、；工作方式选择信号；INTINT0 0、INTINT1 1、INTINT2 2、INTINT3 3：外部中断请求信号。外部中断请求信号。NMINMI：非屏蔽中断。非屏蔽中断。第18页/共40页专用复位芯片和单片机两种复位方式专用复位芯片和单片机两种复位方式STC89LESTC89LE58RD+58RD+第19页/共40页4 4地址和数据引脚地址和数据引脚 C5402C5402芯片共有芯片共有2020个地址引脚和个地址引脚和1616条数据引脚条数据引脚 。地址引脚用来寻址外部程序空间、外部数据空间和片外地址引脚用来寻址外部程序空间、外部数据空间和片外I/OI/O空间。空间。A A1919A A0

14、 0：可寻址可寻址1 1MM的外部程序空间的外部程序空间 6464K K外部数据空间外部数据空间 6464K K片外片外I/OI/O空间空间第20页/共40页4 4地址和数据引脚地址和数据引脚 数据引脚：用于在处理器、外部数据存储器、程序存储器和数据引脚：用于在处理器、外部数据存储器、程序存储器和I/OI/O器件之间进行器件之间进行1616位数据并行传输。位数据并行传输。D D1515D D0 0：组成组成1616位外部数据总线。位外部数据总线。第21页/共40页外扩数据存储器电路设计外扩数据存储器电路设计第22页/共40页外扩程序存储器电路外扩程序存储器电路第23页/共40页液晶显示电路设计

15、第24页/共40页8位位数数码码显显示示管管控控制制电电路路此处此处WRWR接接OEOE存在控存在控制逻辑错误制逻辑错误！第25页/共40页5.5.串行口引脚串行口引脚 C5402C5402器件有两个器件有两个McBSPMcBSP串行口，共有串行口，共有1212个外部引脚。个外部引脚。BCLKRBCLKR0 0：缓冲串行口缓冲串行口0 0同步接收时钟信号；同步接收时钟信号；BCLKRBCLKR1 1：缓冲串行口缓冲串行口1 1同步接收时钟信号；同步接收时钟信号；BCLKX BCLKX0 0：缓冲串行口缓冲串行口0 0同步发送时钟信号；同步发送时钟信号；BCLKXBCLKX1 1：缓冲串行口缓冲

16、串行口1 1同步发送时钟信号；同步发送时钟信号；BDR BDR0 0：缓冲串行口缓冲串行口0 0的串行数据接收输入；的串行数据接收输入；BDRBDR1 1：缓冲串行口缓冲串行口1 1的串行数据接收输入；的串行数据接收输入；第26页/共40页5.5.串行口引脚串行口引脚 BDXBDX0 0：缓冲串行口缓冲串行口0 0的串行数据发送输出；的串行数据发送输出；BDXBDX1 1：缓冲串行口缓冲串行口1 1的串行数据发送输出；的串行数据发送输出；BFSRBFSR0 0：缓冲串行口缓冲串行口0 0同步接收信号；同步接收信号；BFSRBFSR1 1：缓冲串行口缓冲串行口1 1同步接收信号；同步接收信号；B

17、FSXBFSX0 0：缓冲串行口缓冲串行口0 0同步发送信号；同步发送信号；BFSXBFSX1 1：缓冲串行口缓冲串行口1 1同步发送信号。同步发送信号。第27页/共40页6.6.主机接口主机接口HPIHPI引脚引脚 C5402C5402的的HPIHPI接接口口是是一一个个8 8位位并并行行口口，用用来来与与主主设设备备或或主主处处理理器器接接口口，实实现现DSPDSP与主设备或主处理器间的通信。与主设备或主处理器间的通信。HDSHDS1 1：HDSHDS2 2：HDHD77HDHD0 0：8 8位双向并行数据线；位双向并行数据线；HCSHCS：片选信号，作为片选信号，作为HPIHPI的使能端

18、；的使能端；HASHAS：地址选通信号；地址选通信号；数据选通信号，由主机控制数据选通信号，由主机控制HPIHPI数据传输；数据传输；第28页/共40页主机控制信号。主机控制信号。用于主机选择所要寻址的寄存器；用于主机选择所要寻址的寄存器；HRHR/W W：主机对主机对HPIHPI口的读口的读/写信号；写信号；HRDYHRDY ：HPIHPI数据准备好信号；数据准备好信号；HINTHINT/TOUTTOUT1 1：HPIHPI向主机请求的中断信号；向主机请求的中断信号；HPIENAHPIENA：HPIHPI模块选择信号。模块选择信号。6.6.主机接口主机接口HPIHPI引脚引脚 HBILHBI

19、L：字节识别信号，用来判断主机送来的数据是字节识别信号，用来判断主机送来的数据是 第第1 1字节还是第字节还是第2 2字节。字节。H HCNTLCNTL0 0 HCNTLHCNTL1 1第29页/共40页7.7.通用通用I/OI/O引脚引脚 C5402C5402芯片都有芯片都有2 2个通用的个通用的I/OI/O引脚，分别为：引脚，分别为：XFXF：外部标志输出信号，用来给外部设备发送外部标志输出信号，用来给外部设备发送 信号。通过编程设置，控制外设工作。信号。通过编程设置，控制外设工作。BIOBIO：控制分支转移输入信号，用来监测外设的控制分支转移输入信号，用来监测外设的 工作状态。工作状态。

20、第30页/共40页测试程序：测试程序：.text.text_c_int00:_c_int00:SSBX XF SSBX XF CALL DELAY CALL DELAY RSBX XF RSBX XF CALL DELAY CALL DELAY B _c_int00 B _c_int00DELAY:STM#999,BRCDELAY:STM#999,BRC RPTB done-1 RPTB done-1 RPT#9999 RPT#9999 NOP NOPdone:RETdone:RET .end .end第31页/共40页中断向量表C文件主函数C文件第32页/共40页8.8.测试引脚测试引脚 T

21、CKTCK：测试时钟输入引脚；测试时钟输入引脚；TDITDI：测试数据输入引脚；测试数据输入引脚；TDOTDO：测试数据输出引脚；测试数据输出引脚；TMSTMS：测试方式选择引脚；测试方式选择引脚；TRSTTRST：测试复位引脚；测试复位引脚；EMUEMU0 0：仿真器中断仿真器中断0 0引脚；引脚；EMUEMU1/1/OFFOFF：仿真器中断仿真器中断1 1引脚引脚/关断所有关断所有 输出引脚。输出引脚。第33页/共40页在片仿真接口电路在片仿真接口电路第34页/共40页DSPDSP最小系统电路原理总图最小系统电路原理总图第35页/共40页DSPDSP最小系统电路最小系统电路PCBPCB视图

22、视图第36页/共40页 2.3 C54x的内部总线结构 TMS320C54xTMS320C54x的结构是以的结构是以8 8组组1616位总线为核心，形成了支持高速指令执行的位总线为核心，形成了支持高速指令执行的硬件基础。硬件基础。总线结构总线结构 1 1组程序总线组程序总线PBPB3 3组数据总线组数据总线CBCB、DBDB、EBEB4 4组地址总线组地址总线PABPAB、CABCAB、DABDAB、EABEAB 第37页/共40页1 1程序总线程序总线PBPB 主要用来传送取自程序存储器的指令代码和立即操作数。主要用来传送取自程序存储器的指令代码和立即操作数。第38页/共40页2 2数据总线数据总线CB CB、DBDB和和EBEB 3条数据总线分别与不同功能的内部单元相连接。CB和DB用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。3 3地址总线地址总线PABPAB、CABCAB、DABDAB和和EAB EAB 用来提供执行指令所需的地址。用来提供执行指令所需的地址。第39页/共40页感谢您的欣赏！第40页/共40页