多层次存储器.ppt

《多层次存储器.ppt》由会员分享，可在线阅读，更多相关《多层次存储器.ppt（119页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、关于多层次的存储器关于多层次的存储器第一张，PPT共一百一十九页，创作于2022年6月l按存储介质分类：磁表面按存储介质分类：磁表面/半导体存储器半导体存储器 l按存取方式分类：随机按存取方式分类：随机/顺序存取顺序存取l按读写功能分类：按读写功能分类：ROM，RAM lRAM：随机读写存储器：随机读写存储器lROM：只读存储器：只读存储器l按信息的可保存性分类：永久性和非永久性的按信息的可保存性分类：永久性和非永久性的 l按存储器系统中的作用分类：主按存储器系统中的作用分类：主/辅辅/缓缓/控控第二张，PPT共一百一十九页，创作于2022年6月n高速缓冲存储器简称高速缓冲存储器简称cache

2、，它是计算机系统中的一个，它是计算机系统中的一个高速小容量半导体存储器。高速小容量半导体存储器。n主存储器简称主存，是计算主存储器简称主存，是计算机系统的主要存储器，用来机系统的主要存储器，用来存放计算机运行期间的大量存放计算机运行期间的大量程序和数据。程序和数据。n外存储器简称外存，它是大外存储器简称外存，它是大容量辅助存储器。容量辅助存储器。第三张，PPT共一百一十九页，创作于2022年6月第四张，PPT共一百一十九页，创作于2022年6月lSRAMSRAM中中,用一个锁存器作为存储元。用一个锁存器作为存储元。l只要直流供电电源一直加在这个记忆电路上，它只要直流供电电源一直加在这个记忆电路

3、上，它就无限期地保持记忆的就无限期地保持记忆的1 1状态或状态或0 0状态。如果电源断状态。如果电源断电，那么存储的数据电，那么存储的数据(1(1或或0)0)就会丢失就会丢失 。第五张，PPT共一百一十九页，创作于2022年6月第六张，PPT共一百一十九页，创作于2022年6月基本静态存储元结构图基本静态存储元结构图第七张，PPT共一百一十九页，创作于2022年6月补充：补充：n正逻辑体制：高电平正逻辑体制：高电平VH用逻辑用逻辑“1”表示，低电平表示，低电平VL用逻辑用逻辑“0”来表示，这种逻辑体制称为正逻辑体制。来表示，这种逻辑体制称为正逻辑体制。n负逻辑体制：高电平负逻辑体制：高电平VH

4、用逻辑用逻辑“0”表示，低电平表示，低电平VL用逻辑用逻辑“1”来表示，这种逻辑体制称为负逻辑体制。来表示，这种逻辑体制称为负逻辑体制。n每种逻辑门用不同的逻辑体制来描述其逻辑功能是不同的，即每每种逻辑门用不同的逻辑体制来描述其逻辑功能是不同的，即每种逻辑门都有两种等效逻辑符号，两种逻辑符号可以进行等效。种逻辑门都有两种等效逻辑符号，两种逻辑符号可以进行等效。n两种逻辑符号等效变换规则：两种逻辑符号等效变换规则：1）只要在一种逻辑符号的）只要在一种逻辑符号的所有输入、输出端同时加上或者去掉小圈（当一根线上有所有输入、输出端同时加上或者去掉小圈（当一根线上有两个小圈，相当于两次取反，则无需画圈）

5、两个小圈，相当于两次取反，则无需画圈）2）将原来的符）将原来的符号互换（与号互换（与或、同或或、同或异或）即可。异或）即可。n由此可得到：正与由此可得到：正与=负或负或正与非正与非=负或非负或非正或正或=负与负与正或非正或非=负与非负与非第八张，PPT共一百一十九页，创作于2022年6月负逻辑的或非门负逻辑的或非门（相当于与非门）（相当于与非门）正逻辑的或非门正逻辑的或非门正逻辑的与门正逻辑的与门负逻辑的与门负逻辑的与门（相当于或非门）（相当于或非门）第九张，PPT共一百一十九页，创作于2022年6月读命令读命令100110011001000000第十张，PPT共一百一十九页，创作于2022年

6、6月01100写命令写命令11001100第十一张，PPT共一百一十九页，创作于2022年6月图图3.2的逻辑图的逻辑图第十二张，PPT共一百一十九页，创作于2022年6月图图3.332K8位位SRAM结构图和逻辑图结构图和逻辑图第十三张，PPT共一百一十九页，创作于2022年6月第十四张，PPT共一百一十九页，创作于2022年6月第十五张，PPT共一百一十九页，创作于2022年6月第十六张，PPT共一百一十九页，创作于2022年6月第十七张，PPT共一百一十九页，创作于2022年6月第十八张，PPT共一百一十九页，创作于2022年6月第十九张，PPT共一百一十九页，创作于2022年6月第二十

7、张，PPT共一百一十九页，创作于2022年6月DRAM存储器的存储位元是由一个存储器的存储位元是由一个MOS晶晶体管和电容器组成的记忆电路，其中体管和电容器组成的记忆电路，其中MOS管作为开关使用，而所存储的信息管作为开关使用，而所存储的信息1或或0则是有电容器上的电荷量来体现，即当电则是有电容器上的电荷量来体现，即当电容器充满电荷时表示存储容器充满电荷时表示存储1，当电容器放，当电容器放完电没有电荷时，表示存储完电没有电荷时，表示存储0。第二十一张，PPT共一百一十九页，创作于2022年6月补充：三态门简介补充：三态门简介第二十二张，PPT共一百一十九页，创作于2022年6月补充：三态门简介

8、补充：三态门简介XGYXGY三态门符号图（三态门符号图（a）三态门符号图（三态门符号图（b）第二十三张，PPT共一百一十九页，创作于2022年6月补充：补充：MOS管简介管简介MOS管是一种由金属、氧化物和半导体组成的场管是一种由金属、氧化物和半导体组成的场效应管，其符号下图所示，其中效应管，其符号下图所示，其中G为栅极，为栅极，S为源极，为源极，D为漏极。当为漏极。当W（连接栅极）为高电位时，（连接栅极）为高电位时，MOS管导管导通，通，R点（连接漏极点（连接漏极D）与）与VCC（连接源极（连接源极S）同电位。）同电位。第二十四张，PPT共一百一十九页，创作于2022年6月1010第二十五张

9、，PPT共一百一十九页，创作于2022年6月第二十六张，PPT共一百一十九页，创作于2022年6月第二十七张，PPT共一百一十九页，创作于2022年6月第二十八张，PPT共一百一十九页，创作于2022年6月第二十九张，PPT共一百一十九页，创作于2022年6月1、读、读/写周期写周期n读周期、写周期的定义是从行选通信号读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个下降沿开始，到下一个RAS信号的下降沿为信号的下降沿为止的时间，也就是连续两个读周期的时间间止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间隔。通常为控制方便，读周期和写周期时间相等。相等。第

10、三十张，PPT共一百一十九页，创作于2022年6月第三十一张，PPT共一百一十九页，创作于2022年6月第三十二张，PPT共一百一十九页，创作于2022年6月2、刷新周期、刷新周期n刷新周期：刷新周期：DRAM存储位元是基于电容器上存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。原来记忆的正确信息。n刷新操作有两种刷新方式：刷新操作有两种刷新方式：n集中式刷新集中式刷新:DRAM的所有行在每一个的所有行在每一个刷新周期中都被刷新。刷新周期中都被刷新。

11、n分散式刷新分散式刷新:每一行的刷新插入到正常的每一行的刷新插入到正常的读读/写周期之中。写周期之中。第三十三张，PPT共一百一十九页，创作于2022年6月集中式刷新：集中式刷新：n例如刷新周期为例如刷新周期为8ms的内存来说，所有行的的内存来说，所有行的集中式刷新必须每隔集中式刷新必须每隔8ms进行一次。为此将进行一次。为此将8ms时间分为两部分：前一段时间进行正常时间分为两部分：前一段时间进行正常的读的读/写操作，后一段时间（写操作，后一段时间（8ms至正常读至正常读/写周期时间）做为集中刷新操作时间。写周期时间）做为集中刷新操作时间。分散式刷新：分散式刷新：n例如例如p70图图3.7所示

12、的所示的DRAM有有1024行，如行，如果刷新周期为果刷新周期为8ms，则每一行必须每隔，则每一行必须每隔8ms1024=7.8us进行一次。进行一次。第三十四张，PPT共一百一十九页，创作于2022年6月1、字长位数扩展、字长位数扩展给定的芯片字长位数较短，不满足设计要求的给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展存储器字长，此时需要用多片给定芯片扩展字长位数。三组信号线中，地址线和控制线字长位数。三组信号线中，地址线和控制线公用而数据线单独分开连接。公用而数据线单独分开连接。第三十五张，PPT共一百一十九页，创作于2022年6月第三十六张，PPT共一百一

13、十九页，创作于2022年6月图图3.9SRAM字长位数扩展字长位数扩展第三十七张，PPT共一百一十九页，创作于2022年6月2、字存储容量扩展、字存储容量扩展给定的芯片存储容量较小（字数少），不满足给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。三组信号组中给定芯片定芯片来扩展字数。三组信号组中给定芯片的地址总线和数据总线公用，控制总线中的地址总线和数据总线公用，控制总线中R/W公用，使能端公用，使能端EN不能公用，它由地址总不能公用，它由地址总线的高位段译码来决定片选信号。所需芯片线的高位段译码来决定片选信

14、号。所需芯片数仍由（数仍由（d=设计要求的存储器容量设计要求的存储器容量/选择芯选择芯片存储器容量）决定。片存储器容量）决定。第三十八张，PPT共一百一十九页，创作于2022年6月第三十九张，PPT共一百一十九页，创作于2022年6月第四十张，PPT共一百一十九页，创作于2022年6月3、存储器模块条、存储器模块条n存储器通常以插槽用模块条形式供应市场。这种模块条常存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存用一定数量的存储器芯片，组成一个存储容

15、量固定的存储模块。如图所示。储模块。如图所示。n内存条有内存条有30脚、脚、72脚、脚、100脚、脚、144脚、脚、168脚等多种脚等多种形式。形式。n30脚内存条设计成脚内存条设计成8位数据线，存储容量从位数据线，存储容量从256KB32MB。n72脚内存条设计成脚内存条设计成32位数据总线位数据总线n100脚以上内存条既用于脚以上内存条既用于32位数据总线又用于位数据总线又用于64位数位数据总线，存储容量从据总线，存储容量从4MB512MB。第四十一张，PPT共一百一十九页，创作于2022年6月ROM叫做只读存储器。顾名思义，只读的意思是在它工作时叫做只读存储器。顾名思义，只读的意思是在它

16、工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。只读存储器由于工作可靠，保密性强，在计算机系统以前写入。只读存储器由于工作可靠，保密性强，在计算机系统中得到广泛的应用。主要有两类：中得到广泛的应用。主要有两类：n掩模掩模ROM：掩模：掩模ROM实际上是一个存储内容固定的实际上是一个存储内容固定的ROM，由生产厂家提供产品。，由生产厂家提供产品。n可编程可编程ROM：用户后写入内容，有些可以多次写入。：用户后写入内容，有些可以多次写入。n一次性编程的一次性编程的PROMn多次编程的多次编程的EPROM和和EEPROM

17、。第四十二张，PPT共一百一十九页，创作于2022年6月1、掩模、掩模ROM(1)掩模掩模ROM的阵列结构和存储元的阵列结构和存储元掩模掩模ROM存储元存储元当行选线与MOS管栅极连接时，MOS管导通，表示存储1。当行选线与MOS管不连接时，MOS管截止，表示存储0。第四十三张，PPT共一百一十九页，创作于2022年6月168掩模掩模ROM的阵列结构的阵列结构第四十四张，PPT共一百一十九页，创作于2022年6月(2)掩膜掩膜ROM的逻辑符号和内部逻辑框图的逻辑符号和内部逻辑框图第四十五张，PPT共一百一十九页，创作于2022年6月2、可编程、可编程ROM（1）EPROM存储元存储元nEPRO

18、M叫做光擦除可编程只读存储器。它的叫做光擦除可编程只读存储器。它的存储内容可以根据需要写入，当需要更新时存储内容可以根据需要写入，当需要更新时将原存储内容抹去，再写入新的内容。将原存储内容抹去，再写入新的内容。n现以浮栅雪崩注入型现以浮栅雪崩注入型MOS管为存储元的管为存储元的EPROM为例进行说明，结构如下图所示。为例进行说明，结构如下图所示。第四十六张，PPT共一百一十九页，创作于2022年6月图图3.19EPROM存储元存储元第四十七张，PPT共一百一十九页，创作于2022年6月当当G1栅有电子积累时，该栅有电子积累时，该MOS管的开启电压管的开启电压变得很高，即使变得很高，即使G2栅为

19、高电平，该管仍不栅为高电平，该管仍不能导通，相当于存储了能导通，相当于存储了“0”。反之，。反之，G1栅栅无电子积累时，无电子积累时，MOS管的开启电压较低，管的开启电压较低，当当G2栅为高电平时，该管可以导通，相当栅为高电平时，该管可以导通，相当于存储了于存储了“1”。EPROM的主要结构图：的主要结构图：第四十八张，PPT共一百一十九页，创作于2022年6月（1 1）如上图所示）如上图所示,这是这是EPROMEPROM的写入过程的写入过程,在漏极加高压在漏极加高压,电子电子从源极流向漏极沟道充分开启。在高压的作用下从源极流向漏极沟道充分开启。在高压的作用下,电子的拉电子的拉力加强力加强,能

20、量使电子的温度极度上升能量使电子的温度极度上升,变为热电子。此时，变为热电子。此时，若在若在G2G2栅上加正电压，形成方向与沟道垂直的电场栅上加正电压，形成方向与沟道垂直的电场,使热电使热电子能跃过子能跃过SiO2SiO2的势垒的势垒,注入到浮栅中。在没有别的外力的注入到浮栅中。在没有别的外力的情况下情况下,电子会很好的保持着。（电子会很好的保持着。（即：写入即：写入“0”0”的过程。的过程。）（2 2）在需要消去电子时）在需要消去电子时,利用紫外线进行照射，给电子足够利用紫外线进行照射，给电子足够的电量能逃逸出浮栅。（的电量能逃逸出浮栅。（即可以抹成即可以抹成“1”1”）。）。EPROM的写

21、入过程的写入过程第四十九张，PPT共一百一十九页，创作于2022年6月（2）EEPROM存储元存储元nEEPROM，叫做电擦除可编程只读存储器。其，叫做电擦除可编程只读存储器。其存储元是一个具有两个栅极的存储元是一个具有两个栅极的NMOS管，如图管，如图(a)和和(b)所示，所示，G1是控制栅，它是一个浮栅，是控制栅，它是一个浮栅，无引出线；无引出线；G2是抹去栅，它有引出线。在是抹去栅，它有引出线。在G1栅栅和漏极和漏极D之间有一小面积的氧化层，其厚度极之间有一小面积的氧化层，其厚度极薄，可产生隧道效应。如图薄，可产生隧道效应。如图(c)所示，所示，当当G2栅加栅加20V正脉冲正脉冲P1时，

22、通过隧道效应，电子由衬底时，通过隧道效应，电子由衬底注入到注入到G1浮栅，相当于存储了浮栅，相当于存储了“1”。利用此方利用此方法可将存储器抹成全法可将存储器抹成全“1”状态。状态。第五十张，PPT共一百一十九页，创作于2022年6月图图3.20EEPROM存储元存储元第五十一张，PPT共一百一十九页，创作于2022年6月EEPROMEEPROM的写入过程的写入过程,是利用了隧道效应是利用了隧道效应,即能量小于能量势垒的即能量小于能量势垒的电子能够穿越势垒到达另一边。电子能够穿越势垒到达另一边。EEPROMEEPROM写入过程写入过程,如上图所示如上图所示,根据隧道效应根据隧道效应,包围浮栅的

23、包围浮栅的SiOSiO2 2,必须极薄以降低势垒必须极薄以降低势垒 。源漏极接地源漏极接地,处于导通状态。在控制栅上施加高于阈值电压的高处于导通状态。在控制栅上施加高于阈值电压的高压压,以减少电场作用以减少电场作用,吸引电子穿越。吸引电子穿越。EEPROM的写入过程：的写入过程：第五十二张，PPT共一百一十九页，创作于2022年6月要达到消去电子的要求要达到消去电子的要求,EEPROM,EEPROM也是通过隧道效应达成的。也是通过隧道效应达成的。如上图所示如上图所示,在漏极加高压在漏极加高压,控制栅为控制栅为0V,0V,翻转拉力方向翻转拉力方向,将电子从浮栅中拉出。将电子从浮栅中拉出。EEPR

24、OM消去电子的过程：消去电子的过程：第五十三张，PPT共一百一十九页，创作于2022年6月FLASH存储器也翻译成闪速存储器，它是存储器也翻译成闪速存储器，它是高密度非失易失性的读高密度非失易失性的读/写存储器。高密度写存储器。高密度意味着它具有巨大比特数目的存储容量。非意味着它具有巨大比特数目的存储容量。非易失性意味着存放的数据在没有电源的情况易失性意味着存放的数据在没有电源的情况下可以长期保存。总之，它既有下可以长期保存。总之，它既有RAM的优的优点，又有点，又有ROM的优点，称得上是存储技术的优点，称得上是存储技术划时代的进展。划时代的进展。第五十四张，PPT共一百一十九页，创作于202

25、2年6月1、FLASH存储元存储元在在EPROM存储元基础上发展起来的，由此可存储元基础上发展起来的，由此可以看出创新与继承的关系以看出创新与继承的关系。n如下图所示为闪速存储器中的存储元，由单如下图所示为闪速存储器中的存储元，由单个个MOS晶体管组成，除漏极晶体管组成，除漏极D和源极和源极S外，还外，还有一个控制栅和浮空栅。有一个控制栅和浮空栅。第五十五张，PPT共一百一十九页，创作于2022年6月第五十六张，PPT共一百一十九页，创作于2022年6月2、FLASH存储器的基本操作存储器的基本操作编程操作、读取操作、擦除操作编程操作、读取操作、擦除操作在控制栅加正向电压，电子从源极流向浮空栅

26、，使浮空栅带负电荷，即可以写入“0”。所有存储元的初始状态均处于“1”状态，因此编程时只写0，不写1。第五十七张，PPT共一百一十九页，创作于2022年6月若浮栅原来存有负电荷，在控制栅加高电位从漏极到源极无电流流过，表示读出0.若浮栅原来没有负电荷，在控制栅加高电位从漏极到源极有电流流过，表示读出1.源极加正向电压使电子从浮栅中流出使存储元又变成1状态。第五十八张，PPT共一百一十九页，创作于2022年6月3、FLASH存储器的阵列结构存储器的阵列结构nFLASH存储器的简化阵列结构如下图所示。存储器的简化阵列结构如下图所示。在某一时间只有一条行选择线被激活。读操在某一时间只有一条行选择线被

27、激活。读操作时，假定某个存储元原存作时，假定某个存储元原存1，那么晶体管导，那么晶体管导通，与它所在位线接通，有电流通过位线，通，与它所在位线接通，有电流通过位线，所经过的负载上产生一个电压降。这个电压所经过的负载上产生一个电压降。这个电压降送到比较器的一个输入端，与另一端输入降送到比较器的一个输入端，与另一端输入的参照电压做比较，比较器输出一个标志为的参照电压做比较，比较器输出一个标志为逻辑逻辑1的电平。如果某个存储元原先存的电平。如果某个存储元原先存0，那，那么晶体管不导通，位线上没有电流，比较器么晶体管不导通，位线上没有电流，比较器输出端则产生一个标志为逻辑输出端则产生一个标志为逻辑0的

28、电平。的电平。第五十九张，PPT共一百一十九页，创作于2022年6月第六十张，PPT共一百一十九页，创作于2022年6月由于由于CPU和主存储器之间在速度上是不匹配和主存储器之间在速度上是不匹配的，这种情况便成为限制高速计算机设计的的，这种情况便成为限制高速计算机设计的主要问题。为了提高主要问题。为了提高CPU和主存之间的数据和主存之间的数据传输率，除了主存采用更高速的技术来缩短传输率，除了主存采用更高速的技术来缩短读出时间外，还可以采用并行技术的存储器。读出时间外，还可以采用并行技术的存储器。第六十一张，PPT共一百一十九页，创作于2022年6月1、双端口存储器的逻辑结构、双端口存储器的逻辑

29、结构双端口存储器由于同一个存储器具有两组双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。由于进相互独立的读写控制电路而得名。由于进行并行的独立操作，因而是一种高速工作行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。的存储器，在科研和工程中非常有用。举举例说明，双端口存储器例说明，双端口存储器IDT7133的逻辑框的逻辑框图图。如下页图。如下页图。第六十二张，PPT共一百一十九页，创作于2022年6月第六十三张，PPT共一百一十九页，创作于2022年6月左端口读左端口读/写写右端口读右端口读/写写双端口存储器简单示例双端口存储器简单示例第六十四张，PPT共

30、一百一十九页，创作于2022年6月2、无冲突读写控制、无冲突读写控制当两个端口的地址不相同时，在两个端口上当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制存取，每一个端口都有自己的片选控制(CE)和输出驱动控制和输出驱动控制(OE)。读操作时，端口的。读操作时，端口的OE(低电平有效低电平有效)打开输出驱动器，由存储矩打开输出驱动器，由存储矩阵读出的数据就出现在阵读出的数据就出现在I/O线上。线上。第六十五张，PPT共一

31、百一十九页，创作于2022年6月表表3.4无冲突读写控制无冲突读写控制第六十六张，PPT共一百一十九页，创作于2022年6月3、有冲突读写控制、有冲突读写控制当两个端口同时存取存储器同一存储单元时，当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了便发生读写冲突。为解决此问题，特设置了BUSY标志。在这种情况下，片上的判断逻辑标志。在这种情况下，片上的判断逻辑可以决定对哪个端口优先进行读写操作，而可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置对另一个被延迟的端口置BUSY标志标志(BUSY变为低电平变为低电平)，即暂时关闭此端口。，即暂时关闭此端口。第

32、六十七张，PPT共一百一十九页，创作于2022年6月有冲突读写控制判断方法有冲突读写控制判断方法(1)如果地址匹配且在如果地址匹配且在CE之前有效，片上的控之前有效，片上的控制逻辑在制逻辑在CEL和和CER之间进行判断来选择端之间进行判断来选择端口口(CE判断判断)。(2)如果如果CE在地址匹配之前变低，片上的控制在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口逻辑在左、右地址间进行判断来选择端口(地地址有效判断址有效判断)。无论采用哪种判断方式，延迟端口的无论采用哪种判断方式，延迟端口的BUSY标志都将置位而关闭此端口，而当允许存取标志都将置位而关闭此端口，而当允许存取的端

33、口完成操作时，延迟端口的端口完成操作时，延迟端口BUSY标志才进标志才进行复位而打开此端口。行复位而打开此端口。第六十八张，PPT共一百一十九页，创作于2022年6月表表3.5左、右端口读写操作的功能判断左、右端口读写操作的功能判断第六十九张，PPT共一百一十九页，创作于2022年6月第七十张，PPT共一百一十九页，创作于2022年6月第七十一张，PPT共一百一十九页，创作于2022年6月1、存储器的模块化组织、存储器的模块化组织一个由若干个模块组成的主存储器一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中如是线性编址的。这些地址在各模块中如何安排，有两种方式：何安排，有两种方式

34、：一种是顺序方式，一种是交叉方式一种是顺序方式，一种是交叉方式第七十二张，PPT共一百一十九页，创作于2022年6月图图3.26存储器模块的两种组织方式存储器模块的两种组织方式第七十三张，PPT共一百一十九页，创作于2022年6月第七十四张，PPT共一百一十九页，创作于2022年6月第七十五张，PPT共一百一十九页，创作于2022年6月2、多模块交叉存储器的基本结构、多模块交叉存储器的基本结构下图为四模块交叉存储器结构框图。主存被下图为四模块交叉存储器结构框图。主存被分成分成4个相互独立、容量相同的模块个相互独立、容量相同的模块M0，M1，M2，M3，每个模块都有自己的读写控制，每个模块都有自

35、己的读写控制电路、地址寄存器和数据寄存器，各自以等电路、地址寄存器和数据寄存器，各自以等同的方式与同的方式与CPU传送信息。在理想情况下，传送信息。在理想情况下，如果程序段或数据块都是连续地在主存中存如果程序段或数据块都是连续地在主存中存取，那么将大大提高主存的访问速度。取，那么将大大提高主存的访问速度。第七十六张，PPT共一百一十九页，创作于2022年6月第七十七张，PPT共一百一十九页，创作于2022年6月第七十八张，PPT共一百一十九页，创作于2022年6月单位时间里，存储器所存取的信息量，单位时间里，存储器所存取的信息量，以位以位/秒或字节秒或字节/秒为单位。秒为单位。第七十九张，PP

36、T共一百一十九页，创作于2022年6月第八十张，PPT共一百一十九页，创作于2022年6月图图3.30无等待状态成块存取示意图无等待状态成块存取示意图由于采用由于采用m=2的交错存取度的成块传送，的交错存取度的成块传送，两个连续地址字的读取之间不必插入等待状态。两个连续地址字的读取之间不必插入等待状态。第八十一张，PPT共一百一十九页，创作于2022年6月第八十二张，PPT共一百一十九页，创作于2022年6月图图3.31CPU与存储器系统的关系与存储器系统的关系第八十三张，PPT共一百一十九页，创作于2022年6月第八十四张，PPT共一百一十九页，创作于2022年6月图图3.32Cache原理

37、图原理图CPU与与cache之间的数据之间的数据交换是以字为单位，而交换是以字为单位，而cache与主存之间的数据与主存之间的数据交换是以块为单位。交换是以块为单位。当当CPU读取主存中一个字时，便读取主存中一个字时，便发出此字的内存地址到发出此字的内存地址到cache和和主存。此时主存。此时cache控制逻辑依据控制逻辑依据地址判断此字是否在地址判断此字是否在cache中：中：若是，则此字立即传送给若是，则此字立即传送给CPU；若非，则把此字从主存读出送到若非，则把此字从主存读出送到CPU，与此同时，把含有这个字，与此同时，把含有这个字的整个数据块从主存读出送到的整个数据块从主存读出送到Ca

38、che中。中。第八十五张，PPT共一百一十九页，创作于2022年6月第八十六张，PPT共一百一十九页，创作于2022年6月局部性原理：在大部分程序的执行中，在一段局部性原理：在大部分程序的执行中，在一段时间内，时间内，CPU总是集中地访问程序中的某个总是集中地访问程序中的某个部分而不是随机地对程序所有部分具有平均部分而不是随机地对程序所有部分具有平均访问概率。访问概率。第八十七张，PPT共一百一十九页，创作于2022年6月第八十八张，PPT共一百一十九页，创作于2022年6月【例例6】CPU执行一段程序时，执行一段程序时，cache完成存取的次完成存取的次数为数为1900次，主存完成存取的次数

39、为次，主存完成存取的次数为100次，已知次，已知cache存取周期为存取周期为50ns，主存存取周期为，主存存取周期为250ns，求求cache/主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。第八十九张，PPT共一百一十九页，创作于2022年6月n无论选择那种映射方式，都要把主存和无论选择那种映射方式，都要把主存和cache划分为同样大小的划分为同样大小的“块块”。n选择哪种映射方式，要考虑：选择哪种映射方式，要考虑：n硬件是否容易实现硬件是否容易实现n地址变换的速度是否快地址变换的速度是否快n主存空间的利用率是否高主存空间的利用率是否高n主存装入一块时，发生冲突的概率主存装入一

40、块时，发生冲突的概率n以下我们介绍三种映射方法以下我们介绍三种映射方法第九十张，PPT共一百一十九页，创作于2022年6月第九十一张，PPT共一百一十九页，创作于2022年6月全相联映射的特点：全相联映射的特点：（1）行与块等长；）行与块等长；（2）主存中的每一块可以放到）主存中的每一块可以放到cache中的任意一行中；中的任意一行中；（3）在全相联映射中，将主存中一个块的地址（块号）与块的内容（字）在全相联映射中，将主存中一个块的地址（块号）与块的内容（字）一起存于一起存于cache某一行中，其中块地址存于某一行中，其中块地址存于chache的标记部分中。的标记部分中。（a）全相联映射示意图

41、）全相联映射示意图第九十二张，PPT共一百一十九页，创作于2022年6月第九十三张，PPT共一百一十九页，创作于2022年6月CAM(b)全相联全相联cache的检索过程的检索过程第九十四张，PPT共一百一十九页，创作于2022年6月第九十五张，PPT共一百一十九页，创作于2022年6月（a）直接映射示意图）直接映射示意图直接映射的特点：直接映射的特点：主存中的每一块只可存到主存中的每一块只可存到cache特定一行中特定一行中（由（由i=jmodm决定）。决定）。第九十六张，PPT共一百一十九页，创作于2022年6月第九十七张，PPT共一百一十九页，创作于2022年6月（a）直接映射示意图）直

42、接映射示意图直接映射的特点：直接映射的特点：主存中的每一块只可存到主存中的每一块只可存到cache特定一行中特定一行中（由（由i=jmodm决定）。决定）。在直接映射方式中，在直接映射方式中，cache将将s位的地址分成两部分：位的地址分成两部分：r位作为位作为cache的行地址，的行地址，s-r位作为标记（位作为标记（tag）与数据）与数据块一起保存在该行中。块一起保存在该行中。00001101s（共（共8位）位）rs-r第九十八张，PPT共一百一十九页，创作于2022年6月n直接映射的特点：直接映射的特点：主存中的每一块只可存到主存中的每一块只可存到cache特定一行中特定一行中（由（由i

43、=jmodm决定）。决定）。n例例cache容量容量16字，主存容量字，主存容量256字，则字，则地址地址2，18，34.242等都存放在等都存放在cache的的地址地址2内，如果第一次内，如果第一次2在在cache中，下次访中，下次访问问34内容，则不管内容，则不管cache其他位置的内容访其他位置的内容访问情况，都会引起问情况，都会引起2块内容的替换块内容的替换第九十九张，PPT共一百一十九页，创作于2022年6月在直接映射方式中，在直接映射方式中，cache将将s位的地址分成两部分：位的地址分成两部分：r位作为位作为cache的行地址，的行地址，s-r位作为标记（位作为标记（tag）与数

44、据）与数据块一起保存在该行中。块一起保存在该行中。（b）直接映射的）直接映射的cache检索过程检索过程000011011000001第一百张，PPT共一百一十九页，创作于2022年6月第一百零一张，PPT共一百一十九页，创作于2022年6月第一百零二张，PPT共一百一十九页，创作于2022年6月第一百零三张，PPT共一百一十九页，创作于2022年6月（a）组相联映射示意图（）组相联映射示意图（4组）组）组相联映射中，主存的每一块可以存入组相联映射中，主存的每一块可以存入cache特定一组的特定一组的任意行中（由任意行中（由q=jmodu决定）决定）。第一百零四张，PPT共一百一十九页，创作于

45、2022年6月第一百零五张，PPT共一百一十九页，创作于2022年6月在组相联映射方式中，内存地址中在组相联映射方式中，内存地址中s位块号划分成两部分：位块号划分成两部分：低序的低序的d位（位（2d=u）用于表示）用于表示cache组号，高序的组号，高序的s-d位位作为标记（作为标记（tag）与块数据一起存于此组的某行。）与块数据一起存于此组的某行。00000111s（共（共8位）位）ds-d第一百零六张，PPT共一百一十九页，创作于2022年6月设设s=8，w=2，u=4，v=4。0000110110000011（b）组相联）组相联cache的检索过程的检索过程第一百零七张，PPT共一百一十

46、九页，创作于2022年6月wrs-r第一百零八张，PPT共一百一十九页，创作于2022年6月第一百零九张，PPT共一百一十九页，创作于2022年6月ws第一百一十张，PPT共一百一十九页，创作于2022年6月nLFU（最不经常使用（最不经常使用）：将近一段时间内被）：将近一段时间内被访问次数最少的那行换出。访问次数最少的那行换出。方法：被访问的行计数器增加方法：被访问的行计数器增加1，换值小的，换值小的行，不能反映近期行，不能反映近期cache的访问情况，的访问情况，nLRU（近期最少使用）（近期最少使用）：将近期内长久未被将近期内长久未被访问过的行换出。访问过的行换出。方法：被访问的行计数器

47、置方法：被访问的行计数器置0，其他的计数，其他的计数器增加器增加1，换值大的行。，换值大的行。n随机替换：从特定的行位置中随机地选取一随机替换：从特定的行位置中随机地选取一行换出即可。行换出即可。第一百一十一张，PPT共一百一十九页，创作于2022年6月第一百一十二张，PPT共一百一十九页，创作于2022年6月主要包括四个部分：主要包括四个部分：n取指取指/译码单元：顺序从译码单元：顺序从L2cache中取程序指令，将它们译中取程序指令，将它们译成一系列的微指令，并存入成一系列的微指令，并存入L1指令指令cache中。中。n乱序执行逻辑：依据数据相关性和资源可用性，调度微指令的乱序执行逻辑：依

48、据数据相关性和资源可用性，调度微指令的执行，因而微指令可按不同于所取机器指令流的顺序被调度执执行，因而微指令可按不同于所取机器指令流的顺序被调度执行。行。n执行单元：它执行微指令，从执行单元：它执行微指令，从L1数据数据cache中取所需数据，中取所需数据，并在寄存器组中暂存运算结果。并在寄存器组中暂存运算结果。n存储器子系统：这部分包括存储器子系统：这部分包括L2cache、L3cache和系统总线。和系统总线。当当L1、L2cache未命中时，使用系统总线访问主存。系统总未命中时，使用系统总线访问主存。系统总线还用于访问线还用于访问I/O资源。资源。第一百一十三张，PPT共一百一十九页，创

49、作于2022年6月第一百一十四张，PPT共一百一十九页，创作于2022年6月为进一步缩小现代为进一步缩小现代CPU和和DRAM访问速度访问速度的差距，的差距，CPU支持附加一级的支持附加一级的cache。二。二级级cache在访问主在访问主cache缺失时被访问，缺失时被访问，各级各级cache都不包含所访问数据时，需要都不包含所访问数据时，需要访问主存储器。访问主存储器。第一百一十五张，PPT共一百一十九页，创作于2022年6月Cpu的时钟周期的时钟周期T=0.2ns第一百一十六张，PPT共一百一十九页，创作于2022年6月CPUL1MCPUL1ML2第一百一十七张，PPT共一百一十九页，创作于2022年6月第一百一十八张，PPT共一百一十九页，创作于2022年6月感谢大家观看第一百一十九张，PPT共一百一十九页，创作于2022年6月