第2章AT89C51单片机单片机的硬件结构.ppt

《第2章AT89C51单片机单片机的硬件结构.ppt》由会员分享，可在线阅读，更多相关《第2章AT89C51单片机单片机的硬件结构.ppt（63页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 第第2 2章章 AT89C51AT89C51单片机单片机的硬件结构单片机单片机的硬件结构2.1 AT89C512.1 AT89C51单片机的硬件组成单片机的硬件组成片内硬件结构片内硬件结构如图如图2-1所示所示:片内功能部件如下：片内功能部件如下：（1）微处理器（）微处理器（CPU）；）；（2）数据存储器（）数据存储器（RAM）；）；（3）程序存储器（）程序存储器（4KB Flash ROM）；）；（4）4个个8位可编程并行位可编程并行I/O口（口（P0口、口、P1口、口、P2口、口、P3口）；口）；（5）1个全双工串行口；个全双工串行口；（6）2个个16位定时器位定时器/计数器；计数器；（

2、7）中断系统；）中断系统；（8）特殊功能寄存器（）特殊功能寄存器（SFR）。）。图图2-12-1上述各功能部件上述各功能部件通过片内单一总线连接而成通过片内单一总线连接而成（见图（见图2-12-1），），其其基本结构基本结构依旧是依旧是CPU CPU 加上外围芯片的加上外围芯片的传统微型计算机结构模传统微型计算机结构模式。式。CPUCPU对各种功能部件的控制是对各种功能部件的控制是采用特殊功能寄存器采用特殊功能寄存器（Special Special Function RegisterFunction Register，SFRSFR）的）的集中控制方式集中控制方式。对对图图2-12-1所示的片内

3、各部件做一简单介绍：所示的片内各部件做一简单介绍：1.CPU1.CPU（微处理器）（微处理器）包括了包括了运算器运算器和和控制器控制器两大部分，只是两大部分，只是增加了面向控制的位处增加了面向控制的位处理理功能。功能。2.2.数据存储器（数据存储器（RAMRAM）片内为片内为128128个字节（个字节（5252子系列的为子系列的为256256个字节）个字节）3.3.程序存储器（程序存储器（ROM/EPROMROM/EPROM）8031:8031:无此部件；无此部件；8051:8051:4K4K字节字节ROMROM；8751:8751:4K4K字节字节EPROM EPROM；89C51/89C5

4、2/89C55:89C51/89C52/89C55:4K/8K/20K 4K/8K/20K 字节闪存字节闪存。4.4.中断系统中断系统5.5.定时器定时器/计数器计数器6.6.串行口串行口 1 1个个全双工全双工的异步串行口，具有的异步串行口，具有四种四种工作方式工作方式。7.7.4 4个个并行并行8 8位位I/OI/O口口 P1P1口、口、P2P2口、口、P3P3口、口、P0P0口口8.8.特殊功能寄存器（特殊功能寄存器（SFRSFR）共有共有2121个个，是一个具有特殊功能的，是一个具有特殊功能的RAMRAM区。区。实际上是片内各个实际上是片内各个功能部件的控制寄存器和状态寄存器功能部件的

5、控制寄存器和状态寄存器 。映射在映射在片内片内RAMRAM区区80H80HFFHFFH的区间内。的区间内。2.2 AT89C512.2 AT89C51单片机的引脚介绍单片机的引脚介绍 4040只引脚只引脚双列直插封装双列直插封装（DIPDIP）。）。图图2-22-24040只引脚只引脚按功能分为按功能分为3 3类类：（1 1）电源及时钟引脚）电源及时钟引脚:VccVcc、VssVss；XTAL1XTAL1、XTAL2XTAL2。（2 2）控制引脚：控制引脚：PSEN*PSEN*、EA*EA*、ALEALE、RESET RESET（即（即RSTRST）。）。（3 3）I/OI/O口口引引脚脚：P

6、0P0、P1P1、P2P2、P3P3，为为4 4个个8 8位位I/OI/O口口的的外外部部引引脚。脚。2.2.1 2.2.1 电源及时钟引脚电源及时钟引脚 1 1电源引脚电源引脚 （1 1）VccVcc（4040脚）脚）：+5V+5V电源；电源；（2 2）VssVss（2020脚）脚）：接地。：接地。2 2时钟引脚时钟引脚 （1 1）XTAL1XTAL1（1919脚脚）：接接外外部部晶晶体体，如如果果采采用用外外接接振振荡荡器器时时，振荡器的输出振荡器的输出应接到此引脚上。应接到此引脚上。（2 2）XTAL2XTAL2（1818脚）脚）：接外部晶体的另一端或采用外接振荡器：接外部晶体的另一端或

7、采用外接振荡器时悬空。时悬空。2.2.2 2.2.2 控制引脚控制引脚 提供控制信号，有的引脚还具有提供控制信号，有的引脚还具有复用复用功能。功能。(1)RST/VPD(9(1)RST/VPD(9脚脚)：复位与备用电源。：复位与备用电源。(2)EA(2)EA*/VPP(EnableVPP(Enable Address/Voltage Pulse of Address/Voltage Pulse of ProgRamProgRam-inging，3131脚脚)EA EA*：为内外程序存储器选择控制端为内外程序存储器选择控制端。EAEA*=1=1，访问访问片内程序存储器片内程序存储器，但在，但在P

8、CPC（程序计数器）值（程序计数器）值超超 过过0FFFH0FFFH（对对于于80518051、87518751）时时，即即超超出出片片内内程程序序存存储储器器的的4K4K字字节地址范围节地址范围时，将自动转向执行外部程序存储器内的程序。时，将自动转向执行外部程序存储器内的程序。EAEA*=0=0，单片机则单片机则只访问只访问外部外部程序存储器程序存储器。VPPVPP：本本引引脚脚的的第第二二功功能能。用用于于施施加加编编程程电电压压（例例如如+21V+21V或或+12V+12V）。对）。对AT89C51AT89C51，加在，加在VPPVPP脚的脚的编程电压编程电压为为+12V+12V或或+5

9、V+5V。(3)ALE/PROG(3)ALE/PROG*（3030脚）：脚）：第一功能第一功能:ALEALE为地址锁存允许，可驱动为地址锁存允许，可驱动8 8个个LSLS型型TTLTTL负载。负载。第二功能第二功能:PROGPROG*为编程脉冲输入端。为编程脉冲输入端。此外，单片机在运行时，此外，单片机在运行时，ALEALE端一直有正脉冲信号输出，此频率端一直有正脉冲信号输出，此频率为时钟振荡器频率为时钟振荡器频率f foscosc的的1/61/6。该正脉冲信号可以作时钟源或定时信号使用。该正脉冲信号可以作时钟源或定时信号使用。注意注意:每当每当AT89C51AT89C51单片机访问外部单片机

10、访问外部RAMRAM时（即执行时（即执行MOVXMOVX类指令时），要类指令时），要丢失丢失1 1个个ALEALE脉冲。因此，严格来说，脉冲。因此，严格来说，ALEALE还不宜作为精确的还不宜作为精确的时钟源或定时信号。时钟源或定时信号。PROG*PROG*为该引脚的第二功能，在对片内为该引脚的第二功能，在对片内FlashFlash存储器编程时，此存储器编程时，此引脚作为编程脉冲输入端。引脚作为编程脉冲输入端。(4)PSEN(4)PSEN*（2929脚）：脚）：外部程序存储器的外部程序存储器的读选通读选通信号。在单片信号。在单片机读外部程序存储器时，此引脚输出脉冲的负跳沿作为读外机读外部程序存

11、储器时，此引脚输出脉冲的负跳沿作为读外部程序存储器的选通信号。部程序存储器的选通信号。2.2.3 2.2.3 并行并行I/OI/O口引脚口引脚(1)(1)P0P0口口：当当89C5189C51扩展外部存储器及扩展外部存储器及I/OI/O接口芯片时，接口芯片时，P0P0口口作为作为地址总线（低地址总线（低8 8位）位）及数据总线的分时复用端口。为及数据总线的分时复用端口。为双双向向I/OI/O口。口。也可作为也可作为通用的通用的I/OI/O口口使用，但需加上拉电阻，这时为使用，但需加上拉电阻，这时为准双向准双向口口。当作为普通的。当作为普通的I/OI/O输入时，应先向端口的输出锁存器写输入时，应

12、先向端口的输出锁存器写入入1 1。P0P0口可驱动口可驱动8 8个个LSLS型型TTLTTL负载。负载。(2)(2)P1P1口口：8 8位位准双向准双向I/OI/O口，可驱动口，可驱动4 4个个LSLS型型TTLTTL负载。负载。(3)(3)P2P2口口：8 8位位准准双双向向I/OI/O口口，与与地地址址总总线线（高高8 8位位）复复用用，可可驱动驱动4 4个个LSLS型型TTLTTL负载。负载。(4)(4)P3P3口口：8 8位位准准双双向向I/OI/O口口，双双功功能能复复用用口口，可可驱驱动动4 4个个LSLS型型TTLTTL负载。负载。P3P3口还可提供第二功能，定义如口还可提供第二

13、功能，定义如表表2-12-1所列，应熟记。所列，应熟记。综综上上所所述述，P0P0口口作作为为地地址址总总线线（低低8 8位位）及及数数据据总总线线使使用用时时，为为双双向向口口。作作为为通通用用的的I/OI/O口口使使用用时时，为为准准双双向向口口，这这时时需需加上拉电阻。加上拉电阻。P1P1口、口、P2P2口、口、P3P3口口均为均为准双向口准双向口。要特别注意要特别注意准双向口准双向口与与双向口双向口的差别。的差别。准双向口准双向口仅有两个状态。仅有两个状态。双双向向口口P0P0口口的的口口线线内内无无固固定定上上拉拉电电阻阻，由由两两个个MOSMOS管管串串接接开开漏漏输输出出，处处于

14、于高高阻阻的的“悬悬浮浮”状状态态，故故又又为为双双向向三三态态I/OI/O口口。这这是是由由于于P0P0口口作作为为数数据据总总线线使使用用时时，必必须须要要有有高高阻阻的的“悬悬浮浮”状态。而准双向状态。而准双向I/OI/O口则无需高阻的口则无需高阻的“悬浮悬浮”状态。状态。总结总结:准双向口与双向三态口的差别准双向口与双向三态口的差别。（1 1）当当3 3个个准准双双向向I/OI/O口口作作输输入入口口使使用用时时，要要向向该该口口先先写写“1”1”。（2 2）准双向）准双向I/OI/O口口无高阻无高阻“浮空浮空”状态。状态。2.3 AT89C512.3 AT89C51的的CPUCPU

15、由由运算器运算器和和控制器控制器所构成所构成2.3.1 2.3.1 运算器运算器 1 1算术逻辑运算单元算术逻辑运算单元ALUALU 进行进行算术、逻辑运算算术、逻辑运算，还具有，还具有位操作位操作功能功能2 2累加器累加器A A 使用最频繁的寄存器，使用最频繁的寄存器，可写为可写为AccAcc。A A的作用：的作用：（1 1）是）是ALUALU的的输入之一输入之一，又是，又是运算结果运算结果的存放单元。的存放单元。（2 2）数数据据传传送送大大多多都都通通过过累累加加器器A A。5151单单片片机机增增加加了了一一部部分分可可以以不不经经过过累累加加器器的的传传送送指指令令，即即可可加加快快

16、数数据据的的传传送送速速度度，又又减减少少A A的的“瓶颈堵塞瓶颈堵塞”现象。现象。A A的进位的进位标志标志CyCy同时又是同时又是位处理机的位处理机的位累加器位累加器。3 3程序状态字寄存器程序状态字寄存器PSWPSW 格式如格式如图图2-32-3。（1 1）CyCy（PSW.7PSW.7）进位标志位进位标志位（2 2）Ac(PSW.6)Ac(PSW.6)辅辅 助助 进进 位位 标标 志志 位位，用用 于于 BCDBCD码码 的的 十十 进制调整运算。进制调整运算。（3 3）F0F0（PSW.5PSW.5）用户使用的状态标志位。用户使用的状态标志位。（4 4）RS1RS1、RS0RS0（P

17、SW.4PSW.4、PSW.3PSW.3）：4 4组组工工作作寄寄存存器器区区选选择择控控制制位位1 1和和位位0 0。如。如表表2-22-2。图图2-32-3 表表2-2 2-2 RS1RS1、RS0RS0与与4 4组工作寄存器区的对应关系组工作寄存器区的对应关系 RS1 RS0 RS1 RS0 所选的所选的4 4组寄存器组寄存器 0 0 00 0 0区（内部区（内部RAMRAM地址地址00H00H07H07H）0 1 10 1 1区（内部区（内部RAMRAM地址地址08H08H0FH0FH）1 0 21 0 2区（内部区（内部RAMRAM地址地址10H10H17H17H）1 1 31 1

18、3区（内部区（内部RAMRAM地址地址18H18H1FH1FH）（5 5）OVOV（PSW.2PSW.2）溢出标志位溢出标志位 指示运算是否溢出。注意各种算术运算指令指示运算是否溢出。注意各种算术运算指令对该位的影响对该位的影响（6 6）PSW.1PSW.1位位:保留位，未用保留位，未用 （7 7）P(PSW.0)P(PSW.0)奇偶标志位奇偶标志位 P=1P=1，A A中中“1”1”的个数为的个数为奇数奇数P=0P=0，A A中中“1”1”的个数为的个数为偶数偶数2.3.2 2.3.2 控制器控制器程程序序计计数数器器PCPC是是控控制制器器中中最最基基本本的的寄寄存存器器，存存放放下下一一

19、条条要要执执行的指令在程序存储器中的地址。行的指令在程序存储器中的地址。基本工作方式有以下几种：基本工作方式有以下几种：（1 1）程序计数器）程序计数器自动加自动加1 1 （2 2）执执行行有有条条件件转转移移或或无无条条件件转转移移指指令令时时，PCPC将将被被置置入入新新的数值，从而使程序的的数值，从而使程序的流向流向发生变化。发生变化。（3 3）执行）执行子程序调用或中断调用子程序调用或中断调用，完成下列操作：，完成下列操作：PCPC的的现行值保护现行值保护 将子将子程序入口地址程序入口地址或或中断向量的地址中断向量的地址送入送入PCPC。程序计数器的程序计数器的计数宽度计数宽度决定了程

20、序存储器的地址范围。决定了程序存储器的地址范围。AT89C51AT89C51单片机中的单片机中的PCPC位数为位数为1616位位，故可对，故可对64KB64KB（=2 21616B B）的程序存储器进行寻址。的程序存储器进行寻址。2.4 AT89C512.4 AT89C51单片机存储器的结构单片机存储器的结构哈佛哈佛结构结构 存储器空间可划分为存储器空间可划分为4 4类类：1.1.程序存储器空间程序存储器空间 片内程序存储器为片内程序存储器为4KB 4KB 的的 Flash Flash 存储器存储器 2.2.片内片内数据存储器空间数据存储器空间：128B 128B 3.3.特殊功能寄存器特殊功

21、能寄存器 SFRSFR-Special Function Register-Special Function Register4.4.位地址空间位地址空间:211211个个可寻址位。可寻址位。2.4.1 2.4.1 程序存储器空间程序存储器空间 存放存放应用程序应用程序和和表格表格之类的固定常数。之类的固定常数。分为片内和片外两部分，由分为片内和片外两部分，由EAEA*引脚引脚上所接的电平确定。上所接的电平确定。程序存储器中的程序存储器中的0000H0000H地址是系统地址是系统程序的启动地址程序的启动地址 5 5个单元个单元具有特殊用途，为具有特殊用途，为5 5个中断源的中断入口地址个中断源

22、的中断入口地址 表表2-3 52-3 5个中断源的中断入口地址个中断源的中断入口地址外中断外中断0 0 0003H 0003H定时器定时器T0T0 000BH 000BH外中断外中断1 1 0013H 0013H 定时器定时器T1T1 001BH 001BH 串行口串行口 0023H0023H2.4.2 2.4.2 内部数据存储器空间内部数据存储器空间 128128个，字节地址为个，字节地址为00H00H7FH7FH。00H00H1FH1FH：3232个单元，是个单元，是4 4组组通用工作寄存器区通用工作寄存器区20H20H2FH2FH：1616个单元，可进行个单元，可进行128128位的位寻

23、址位的位寻址30H30H7FH7FH：用户用户RAMRAM区，只能区，只能字节寻址字节寻址，用作，用作数据缓冲数据缓冲区以及区以及堆堆栈区栈区。2.4.3 2.4.3 特殊功能寄存器（特殊功能寄存器（SFRSFR）CPUCPU对片内各种功能部件的控制对片内各种功能部件的控制采用特殊功能寄存器集中控制采用特殊功能寄存器集中控制方方式，式，共共2121个个。有的。有的SFRSFR可进行可进行位寻址位寻址。表表2-42-4是是SFRSFR的名称及其分布。的名称及其分布。其其字节地址的末位是字节地址的末位是0H0H或或8H8H可可位寻址位寻址。下面介绍下面介绍SFRSFR块中的某些寄存器。块中的某些寄

24、存器。表表2-4 SFR2-4 SFR的名称及其分布的名称及其分布1 1堆栈指针堆栈指针SPSP 指示指示堆栈顶部堆栈顶部在在内部内部RAMRAM块块中的位置中的位置 复位后，复位后，SPSP中的内容为中的内容为07H07H。（1 1）保护断点保护断点（2 2）现场保护）现场保护堆栈堆栈向上生长向上生长 2.2.数据指针数据指针DPTRDPTR 高位字节寄存器用高位字节寄存器用DPHDPH表示，低位字节寄存器用表示，低位字节寄存器用DPLDPL表示。表示。3.3.寄存器寄存器B B 为为执执行行乘乘法法和和除除法法操操作作设设置置的的。在在不不执执行行乘乘、除除的的情情况况下下，可当作一个可当

25、作一个普通寄存器普通寄存器来使用。来使用。2.4.4 2.4.4 位地址空间位地址空间211211个（个（128128个个+83+83个）寻址位个）寻址位。位地址范围为：。位地址范围为：00H00HFFHFFH。内部内部RAMRAM的可寻址位的可寻址位128128个个(字节地址字节地址20H20H2FH)2FH)见见表表2-2-5 5（P24P24）。特殊功能寄存器特殊功能寄存器SFRSFR为为8383个个可寻址位，见可寻址位，见表表2-62-6。表表2-5 2-5 内部内部RAMRAM的可寻址位及位地址的可寻址位及位地址 表表2-6 SFR2-6 SFR中的位地址分布中的位地址分布可被位寻址

26、的寄存器有可被位寻址的寄存器有1111个，共有位地址个，共有位地址8888个，其中个，其中5 5个位未个位未用，其余用，其余8383个位的位地址个位的位地址离散地分布离散地分布于片内数据存储器区于片内数据存储器区字节地址为字节地址为80H80HFFHFFH的范围内。的范围内。其最低的位地址其最低的位地址等于其字节地址等于其字节地址，并且其字节地址的，并且其字节地址的末位都为末位都为0H0H或或8H8H。图图2-52-5为各类存储器在存储器空间的位置。为各类存储器在存储器空间的位置。图图2-52-52.5 2.5 AT89C51AT89C51单片机的并行单片机的并行I/OI/O端口端口 4 4个

27、个双向的双向的8 8位并行位并行I/OI/O端口端口(Port)(Port)，记作记作P0P0P3P3，属于特殊功，属于特殊功能寄存器，还可能寄存器，还可位寻址位寻址。2.5.1 P02.5.1 P0端口端口 图图2-62-61.1.位电路结构位电路结构P0P0口某一位的电路包括：口某一位的电路包括：(1)(1)一个数据输出锁存器，用于数据位的锁存一个数据输出锁存器，用于数据位的锁存(2)(2)两个三态的数据输入缓冲器。两个三态的数据输入缓冲器。(3)(3)一一个个多多路路转转接接开开关关MUXMUX，使使P0P0口口可可作作通通用用I/OI/O口口，或或地地址址/数数据线口据线口。(4)(4

28、)数数据据输输出出的的驱驱动动和和控控制制电电路路，由由两两只只场场效效应应管管（FETFET）组组成成，上面的场效应管上面的场效应管构成构成上拉电路上拉电路。2.2.工作过程分析工作过程分析 （1 1）P0P0口作为地址或数据总线使用口作为地址或数据总线使用CPUCPU发出控制信号为发出控制信号为高电平高电平，打开上面的与门，使，打开上面的与门，使MUXMUX打向上打向上边边，使使内内部部地地址址/数数据据线线与与下下面面的的场场效效应应管管反反相相接接通通。此此时时由由于于上上下下两两个个FETFET处处于于反反相相，形形成成推推拉拉式式电电路路结结构构，大大大大提提高高负负载载能力。能力

29、。（2 2）P0P0口作通用的口作通用的I/OI/O口使用口使用CPUCPU发发来来的的“控控制制”信信号号为为低低电电平平，上上拉拉场场效效应应管管截截止止，MUXMUX打打向下边向下边，与，与D D锁存器的锁存器的Q Q*端接通。端接通。a.P0a.P0作输出口使用作输出口使用来来自自CPUCPU的的“写写入入”脉脉冲冲加加在在D D锁锁存存器器的的CPCP端端，内内部部总总线线上上的的数数据写入据写入D D锁存器，并向端口引脚锁存器，并向端口引脚P0.xP0.x输出。输出。注意：注意：由于输出电路是由于输出电路是漏极开路漏极开路（因为这时上拉场效应管截（因为这时上拉场效应管截止止），必必

30、须须外外接接上上拉拉电电阻阻才才能能有有高高电电平平输输出出（这这时时就就不不为为双双向口向口）。）。b.P0b.P0作输入口使用作输入口使用区分区分“读引脚读引脚”和和“读锁存器读锁存器”。“读读引引脚脚”信信号号把把下下方方缓缓冲冲器器打打开开，引引脚脚上上的的状状态态经经缓缓冲冲器器读入内部总线；读入内部总线；“读读锁锁存存器器”信信号号打打开开上上面面的的缓缓冲冲器器把把锁锁存存器器Q Q端端的的状状态态读读入入内部总线。内部总线。3 3P0P0口的特点口的特点P0P0口口具具有有如如下下特特点点：P0P0口口为为双双功功能能口口地地址址/数数据据复复用用口口和和通用通用I/OI/O口

31、。口。（1 1）当当P0P0口用口用作地址作地址/数据复用口数据复用口时，为一个真正的时，为一个真正的双向口双向口，用作外扩存储器，输出低用作外扩存储器，输出低8 8位地址和输出位地址和输出/输入输入8 8位数据。位数据。（2 2）当当P0P0口用口用作通用作通用I/OI/O口口时，由于需要在片外接上拉电阻，时，由于需要在片外接上拉电阻，端口不存在高阻抗（悬浮）状态，因此为一个端口不存在高阻抗（悬浮）状态，因此为一个准双向口准双向口。为为保证引脚信号的正确读入，应首先向锁存器写保证引脚信号的正确读入，应首先向锁存器写1 1。当。当P0P0口口由原由原来的来的输出状态输出状态转变为转变为输入状态

32、输入状态时，应首先置锁存器为时，应首先置锁存器为1 1，方可，方可执行输入操作。执行输入操作。一般情况下，如果一般情况下，如果P0P0口已作为地址口已作为地址/数据复用口，就不能再作为数据复用口，就不能再作为通用通用I/OI/O口使用。口使用。2.5.2 P12.5.2 P1端口端口 P1P1口是口是单功能单功能的的I/OI/O口，字节地址口，字节地址90H90H，位地址位地址90H90H97H97H。P1P1口某一位的位电路结构如口某一位的位电路结构如图图2-72-7所示。所示。图图2-72-71 1位电路结构位电路结构P1P1口位电路结构由三部分组成：口位电路结构由三部分组成：（1 1）一

33、个数据输出锁存器，用于输出数据位的锁存。）一个数据输出锁存器，用于输出数据位的锁存。（2 2）两个三态的数据输入缓冲器）两个三态的数据输入缓冲器BUF1BUF1和和BUF2BUF2，分别用于锁存，分别用于锁存器数据和引脚数据的输入缓冲。器数据和引脚数据的输入缓冲。（3 3）数据输出驱动电路，由一个场效应管（）数据输出驱动电路，由一个场效应管（FETFET）和一个片内）和一个片内上拉电阻组成。上拉电阻组成。2 2工作过程分析工作过程分析P1P1口只能作为通用的口只能作为通用的I/OI/O口使用。口使用。（1 1）P1P1口作为口作为输出口输出口时，若时，若CPUCPU输出输出1 1，Q=1Q=1

34、，Q*=0Q*=0，场效应管，场效应管截止，截止，P1P1口引脚的输出为口引脚的输出为1 1；若；若CPUCPU输出输出0 0，Q=0Q=0，Q*=1Q*=1，场效应管导通，场效应管导通，P1P1口引脚的输出为口引脚的输出为0 0。（2 2）P1P1口作为口作为输入口输入口时，分为时，分为“读锁存器读锁存器”和和“读引脚读引脚”两种两种方式。方式。“读锁存器读锁存器”时，锁存器的输出端时，锁存器的输出端Q Q的状态经输入缓冲器的状态经输入缓冲器BUF1BUF1进入内部总线；进入内部总线；“读引脚读引脚”时，先向锁存器写时，先向锁存器写1 1，使场效应管截止，使场效应管截止，P1.xP1.x引脚

35、上引脚上的电平经输入缓冲器的电平经输入缓冲器BUF2BUF2进入内部总线。进入内部总线。3 3P1P1口的特点口的特点 P1P1口由于有内部上拉电阻，没有高阻抗输入状态，称为准口由于有内部上拉电阻，没有高阻抗输入状态，称为准双向口。作为输出口时，不需要在片外接上拉电阻。双向口。作为输出口时，不需要在片外接上拉电阻。P1P1口口“读引脚读引脚”输入时，必须先向锁存器写输入时，必须先向锁存器写1 1。2.5.3 2.5.3 P2P2口口 P2P2口是一个双功能口，口是一个双功能口，字节地址为字节地址为A0HA0H，位地址位地址A0HA0HA7HA7H。某一位的位电路结构如某一位的位电路结构如图图2

36、-82-8所示。所示。图图2-82-81 1位电路结构位电路结构P2P2口某一位的电路包括：口某一位的电路包括：（1 1）一个数据输出锁存器，用于输出数据位的锁存。）一个数据输出锁存器，用于输出数据位的锁存。（2 2）两个三态数据输入缓冲器）两个三态数据输入缓冲器BUF1BUF1和和BUF2BUF2，分别用于锁存，分别用于锁存器数据和引脚数据的输入缓冲。器数据和引脚数据的输入缓冲。（3 3）一个多路转接开关）一个多路转接开关MUXMUX，它的一个输入是锁存器的，它的一个输入是锁存器的Q Q端，端，另一个输入是内部地址的高另一个输入是内部地址的高8 8位。位。（4 4）输出驱动电路，由场效应管（

37、）输出驱动电路，由场效应管（FETFET）和内部上拉电阻组）和内部上拉电阻组成。成。2 2工作过程分析工作过程分析（1 1）P2P2口用作地址总线口用作地址总线在内部控制信号作用下，在内部控制信号作用下，MUXMUX与与“地址地址”接通。当接通。当“地址地址”线为线为0 0时，场效应管导通，时，场效应管导通，P2P2口引脚输出口引脚输出0 0；当；当“地址地址”线线为为1 1时，场效应管截止，时，场效应管截止，P2P2口引脚输出口引脚输出1 1。（2 2）P2P2口用作通用口用作通用I/OI/O口口在内部控制信号作用下，在内部控制信号作用下，MUXMUX与与 锁存器的锁存器的Q Q端接通。端接

38、通。CPUCPU输出输出1 1时，时，Q=1Q=1，场效应管截止，场效应管截止，P2.xP2.x引脚输出引脚输出1 1；CPUCPU输出输出0 0时，时，Q=0Q=0，场效应管导通，场效应管导通，P2.xP2.x引脚输出引脚输出0 0。输入时输入时，分为，分为“读锁存器读锁存器”和和“读引脚读引脚”两种方式。两种方式。“读锁存器读锁存器”时，时，Q Q端信号经上方的输入缓冲器进入内部总线。端信号经上方的输入缓冲器进入内部总线。“读引脚读引脚”时，先向锁存器写时，先向锁存器写1 1，使场效应管截止，使场效应管截止，P2.xP2.x引脚引脚上的电平经下方的输入缓冲器进入内部总线。上的电平经下方的输

39、入缓冲器进入内部总线。3 3P2P2口的特点口的特点作为作为地址输出线地址输出线使用时，使用时，P2P2口可以输出外存储器的高口可以输出外存储器的高8 8位地址，位地址，与与P0P0口输出的低口输出的低8 8位地址一起构成位地址一起构成1616位地址线。位地址线。作为作为通用通用I/OI/O口口使用时，使用时，P2P2口为一个准双向口。功能与口为一个准双向口。功能与P1P1口一口一样。样。2.5.42.5.4 P3 P3口口由于由于AT89C51AT89C51的引脚有限，因此在的引脚有限，因此在P3P3口电路中增加了引脚的第口电路中增加了引脚的第二功能。二功能。P3P3的每一位都可以分别定义为

40、第二功能。的每一位都可以分别定义为第二功能。P3P3口的口的第二功能第二功能定义，应熟记。定义，应熟记。P3P3口的口的字节地址字节地址为为B0HB0H，位地址位地址为为B0HB0HB7HB7H。P3P3口某一位的位口某一位的位电路结构如电路结构如图图2-92-9所示。所示。图图2-92-91 1位电路结构位电路结构P3P3口某一位的电路包括：口某一位的电路包括：（1 1）一个数据输出锁存器，用于输出数据位的锁存。）一个数据输出锁存器，用于输出数据位的锁存。（2 2）3 3个三态数据输入缓冲器个三态数据输入缓冲器BUF1BUF1、BUF2BUF2和和BUF3BUF3，分别用于读，分别用于读锁存

41、器、读引脚数据和第二功能数据的输入缓冲。锁存器、读引脚数据和第二功能数据的输入缓冲。（3 3）输出驱动电路，由）输出驱动电路，由“与非门与非门”、场效应管（、场效应管（FETFET）和内部）和内部上拉电阻组成。上拉电阻组成。2 2工作过程分析工作过程分析（1 1）P3P3口用作第二输入口用作第二输入/输出功能输出功能当选择第二输出功能时，该位的锁存器需要置当选择第二输出功能时，该位的锁存器需要置“1”1”，使，使“与非与非门门”为开启状态。当第二输出为开启状态。当第二输出为为1时，场效应管截止，时，场效应管截止，P3.x引引脚输出为脚输出为1 1；当第二输出为；当第二输出为0 0时，场效应管导

42、通，时，场效应管导通，P3.xP3.x引脚输出引脚输出为为0 0。当选择第二输入功能时，该位的锁存器和第二输出功能端均应当选择第二输入功能时，该位的锁存器和第二输出功能端均应置置1 1，保证场效应管截止，保证场效应管截止，P3.xP3.x引脚的信息由输入缓冲器引脚的信息由输入缓冲器BUF3BUF3的输出获得。的输出获得。（2 2）P3P3口用作第一功能口用作第一功能通用通用I/OI/O口口当当P3P3口用作第一功能通用输出时，第二输出功能端应保持高电口用作第一功能通用输出时，第二输出功能端应保持高电平，平，“与非门与非门”为开启状态。为开启状态。CPUCPU输出输出1 1时时，Q=1Q=1，场

43、效应管截止，场效应管截止，P3.xP3.x引脚输出为引脚输出为1 1；CPUCPU输出输出0 0时时，Q=0Q=0，场效应管导通，场效应管导通，P3.xP3.x引脚输出为引脚输出为0 0。当当P3P3口用作第一功能通用输入时，口用作第一功能通用输入时，P3.xP3.x位的输出锁存器和第二位的输出锁存器和第二输出功能均应置输出功能均应置1 1，场效应管截止，场效应管截止，P3.xP3.x引脚信息通过输入引脚信息通过输入BUF3BUF3和和BUF2BUF2进入内部总线，完成进入内部总线，完成“读引脚读引脚”操作。操作。当当P3P3口实现第一功能通用输入时，也可以执行口实现第一功能通用输入时，也可以

44、执行“读锁存器读锁存器”操操作，此时作，此时Q Q端信息经过缓冲器端信息经过缓冲器BUF1BUF1进入内部总线。进入内部总线。3 3P3P3口的特点口的特点P3P3口内部有上拉电阻，不存在高阻抗输入状态，为口内部有上拉电阻，不存在高阻抗输入状态，为准双向口准双向口。P3P3口作为第二功能的输出口作为第二功能的输出/输入，或第一功能通用输入，输入，或第一功能通用输入，均须将均须将相应位的锁存器置相应位的锁存器置1 1。实际应用中，由于复位后实际应用中，由于复位后P3P3口锁存器口锁存器自动置自动置1 1，满足第二功能条件，所以不需要任何设置工作，满足第二功能条件，所以不需要任何设置工作，就可以进

45、入第二功能操作。就可以进入第二功能操作。当某位不作为第二功能使用时当某位不作为第二功能使用时，可作为第一功能通用，可作为第一功能通用I/OI/O使用。使用。引脚输入部分有两个缓冲器，第二功能的输入信号取自缓冲引脚输入部分有两个缓冲器，第二功能的输入信号取自缓冲器器BUF3BUF3的输出端，第一功能的输入信号取自缓冲器的输出端，第一功能的输入信号取自缓冲器BUF2BUF2的的输出端。输出端。P3P3口的第二功能定义（表口的第二功能定义（表2-12-1），读者应熟记。），读者应熟记。2.6 2.6 时钟电路与时序时钟电路与时序时钟电路用于产生时钟电路用于产生89C5189C51单片机工作所必需的时

46、钟单片机工作所必需的时钟控制信号控制信号。2.6.1 2.6.1 时钟电路时钟电路时时钟钟频频率率直直接接影影响响单单片片机机的的速速度度，电电路路的的质质量量直直接接影影响响系系统统的的稳定性稳定性。常用的时钟电路有常用的时钟电路有两种方式两种方式：内部时钟内部时钟方式和方式和外部时钟外部时钟方式。方式。1.1.内部时钟方式内部时钟方式 片内一个用于构成振荡器的片内一个用于构成振荡器的高增益反相放大器高增益反相放大器，反相放大器的，反相放大器的输入端为芯片引脚输入端为芯片引脚XTAL1XTAL1，输出端为引脚，输出端为引脚XTAL2XTAL2。见。见图图2-102-10。图图2-102-10

47、C1C1和和C2C2典型值通常选择为典型值通常选择为30pF30pF左右。左右。晶体的振荡频率晶体的振荡频率在在1.2MHz1.2MHz12MHz12MHz之间。某些高速单片机芯片的之间。某些高速单片机芯片的时钟频率已达时钟频率已达40MHz40MHz（如（如89S5289S52）。2.2.外部时钟方式外部时钟方式 常用于常用于多片多片89C5189C51单片机同时工作。单片机同时工作。外部时钟源直接接到外部时钟源直接接到XTAL1XTAL1端，端，XTAL2XTAL2端悬空，其电路见端悬空，其电路见图图2-112-11。图图2-112-113.时钟信号的输出时钟信号的输出为应用系统中的为应用

48、系统中的其它芯片提供时钟其它芯片提供时钟，但需增加驱动能力。，但需增加驱动能力。图图2-122-122.6.2 2.6.2 机器周期、指令周期与指令时序机器周期、指令周期与指令时序单片机执行的指令的单片机执行的指令的各种时序均与时钟周期各种时序均与时钟周期有关有关1.1.时钟周期时钟周期单片机的单片机的基本时间单位基本时间单位。若时钟的晶体的振荡频率为。若时钟的晶体的振荡频率为foscfosc，则时钟周期则时钟周期ToscTosc=1/fosc=1/fosc。；。；例如例如：foscfosc=6MHz=6MHz，ToscTosc=166.7ns=166.7ns。2.2.机器周期机器周期CPUC

49、PU完成一个基本操作所需的时间完成一个基本操作所需的时间称为称为机器周期机器周期。执执行行一一条条指指令令分分为为几几个个机机器器周周期期。每每个个机机器器周周期期完完成成一一个个基基本操作。本操作。AT89C51AT89C51单片机单片机每每1212个个时钟周期为时钟周期为1 1个个机器周期，机器周期，一个机器周期又分为一个机器周期又分为6 6个个状态状态：S1S1S6S6。每个状态又分为两每个状态又分为两拍拍：P1P1和和P2P2。因此，因此，一个机器周期中的一个机器周期中的1212个个时钟周期表示为：时钟周期表示为：S1P1S1P1、S1P2S1P2、S2P1S2P1、S2P2S2P2、

50、S6P2S6P2。图图2-132-133.3.指令周期指令周期执行一条指令所需的时间执行一条指令所需的时间。89C5189C51单片机中按字节可分为单片机中按字节可分为单字节、双字节、三字节单字节、双字节、三字节指令。指令。因此执行一条指令的时间也不同。对于简单的单字节指令，因此执行一条指令的时间也不同。对于简单的单字节指令，取出指令立即执行，只需一个机器周期的时间。而有些复取出指令立即执行，只需一个机器周期的时间。而有些复杂的指令，如转移、乘、除指令则需两个或多个机器周期。杂的指令，如转移、乘、除指令则需两个或多个机器周期。从指令的从指令的执行时间执行时间看，看，单字节和双字节指令单字节和双