ibis模型仿真培训教学教材.doc

《ibis模型仿真培训教学教材.doc》由会员分享，可在线阅读，更多相关《ibis模型仿真培训教学教材.doc（34页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、IBIS 模型培训要点：模型的概论模型的分类模型的基本理论模型的检查连接器和过孔的模型一模型的概论模型的概论仿真的第一步离不开 IBIS 模型的收集，下面是关于模型的一些基本知识：模型产生的流程：模型的转换工具：上图中的 IBIS to DML 的转换的工具已经整合到 Cadence 的仿真工具中， DML 是指 DEVICE MODEL Language模型的精度： 模型是否能够准确反映器件 BUFFER 的工作状态，直接关系到仿真的准确性， 因此模型内部的检查是必须的：下面是一个模型的 BUFFER 的图与实际测量的结果对比：（二）模型的分类：模型的分类：模型的分类方式有两种：以文本格式的

2、分类和以器件类型的分类 以文本格式的分类： SPICE（典型的晶体管模型）同类的模型有 PSPICE HSPICE IBIS （行为极的模型） 器件类型分类的模型： DEVICE MODEL IO BUFFER（Drive receive） Discrete device BoardmodelINTERCONNECT MODEL Transmission line Connector Cable Package ViaIBIS 模型的定义：IBIS 模型的作用：SPICE 模型与 SPICE 模型的比较：三IBIS 的基本理论的基本理论IBIS 模型的几种等效电路：模型的几种等效电路：IBIS

3、 模型版本的区别IBIS 1.1 版本的时候，仅仅只是 CMOS 的电平无边沿控制，对于高速芯片的由 电平的上升沿及下降沿控制的电路，显然不适用。IBIS 模型 2.0 版本最主要增加包括 ECL 的多总线支持，终端和漏极开路模型，差分 I/O 及复杂包装参数定义 。模型 3。2 版本主要增加的是 FBGA 的 PIN 模型选择，及多级驱动和动态箝 位 (所以特别注意的是当你拿到厂家给你的模型，首先要检查模型的版本信息， 当然观察模型的曲线，版本越高级，曲线的精度越高，但是可能有些芯片的 IBIS 模型版本没有升级到那麽高，但是也要看是否可用，比如我这次有一个器 件的模型中 Buffer 的类

4、型是差分 I/O，但是供应商给的版本是 V2.0，模型中没 有定义差分的关键字，由于差分模型是在 V2.1 以上版本才有，所以就必须和厂 家联系重新给你更新版本的 IBIS 模型。还有如果板上有 FBGA 器件也应该使用 V3.2 版本的 IBIS 模型，因为只有这个版本的模型才有 FBGA 的 PIN 模型的选 择。E0 所以了解器件的特性，才能一开始就向厂家素要正确版本 IBIS 模型。 ， 由于器件的特性，并不是个版本的模型所增加的内容，都得到体现)拿到模型后，预先要熟悉的信息：文件头文件头 文件头包含有关于 IBIS 版本、文件名以及资料来源、修订等信息。下面是文件 头的例子。图 2-

5、2 是文件头的示例。IBIS Ver 3.2 File Name filename.ibs File Rev 1.0 Date 10/24/00 Source xyz datebook IBIS 文件头需要下列关键字：IBIS Ver 本文件的 IBIS 版本。 File Name IBIS 的文件名（文件名不多于 80 个字母，包括注释在内） File Rev IBIS 文件或模型的修订级别。 下列关键字在 IBIS 头部分为可选项：Comment Char 用于改变注释符。默认的注释符为管状线（|） 。 Date 文件创建日期。 Source 模型数据的来源。 Note 涉及到文件及元件的

6、相关信息。 Disclaimer 任何法律的放弃。 Copyright 任何版权信息。元件描述元件描述 在 IBIS 文件元件描述包含有从数据手册中得到的元件引脚、封装电特性等信 息。在此部分中可定义管脚到缓冲器（模型）的映射。图 2-3：元件描述部分在元件描述中 IBIS 需要下列部分关键字Compoent 标志元件描述的开始，为元件定义一个唯一的名字。一般推荐使 用标准名称作为元件名。Manufacture 声明元件生产商的名称。 Package 包括组件导线电阻、电感、电容的变化范围，有典型值、最小值、 最大值。IBIS 需要典型值，它必须在最小值和最大值前说明。Pin 将引脚号映射到信

7、号名和模型名上。IBIS 需要信号Component 256Kx16_4M Manufactuer Motorola Package | typ min max R_pkg 100m 40m 200m L_pkg 5.0nH 2.5nH 7.0nH C_pkg 1.5pF 2.5pF 7.0pF | Pin signal_name model_name R_pin L_pin C_pin 1 DQ/ io_ex NA NA NA 2 DQ io_ex NA NA NA 44 A NC NA NA NA 注意的是：File Name filename.ibs 和 Compoent的名字可以不一样

8、的，但是File Name 后的文件名必须是小写，而且必须与 IBIS 模型的名字完全相同。模型描述中关注的参数：注意的是 Tco 的测量是时序测量的条件：Cref ,Rref,Vref,是芯片内部的负载，我们在仿 真参数的选择的时候，如下图：From Library 的选择是考虑到了芯片的负载上的传输延迟，而 ON the delay 是没有考虑芯片内的负载的。而我们在计算 SWICH DELAY 和 settledelay 的时候，必须考虑芯片的负 载。模型的内部电路 9上图中，左边的电路为 INPUT 电路，后边为驱动电路，其中的驱动电路中， PULLUP 及 PULLDOWN 的结型场

9、效应管，不同的电路模型中，可以有不同，可以是上面 为 P 型 MOS，下面是 N 型 MOS，也可以反之。所以不同的 PULLUP 及 PULLDOWN 的电 路波形可能是反向的。典型的三态电路如下上图是一个模型，通过 Input 及 Enable 电平变化来实现两个 MOS 管的导通 和截止，输出不同电平测量 V-I 曲线，三态时，IBIS 仅需要四个设定的 I-V 关系曲线， 一个是下拉接通（输出为低）的关系曲线，另一个是上拉接通（输出为高）的关系曲线。 下拉的 I-V 关系数据以地为参考源定义为Pulldown，上拉的 I-V 关系数据以器件供给正 电源为参考源定义为Pullup。当不使

10、能时，两管截止测量二极管的箝位特性，可以使用 POWER Clamp和GND Clamp说明二极管的钳位特性。当信号电压高于器件的电源电 压时为电源钳位POWER Clamp，信号电压低于参考地时为地钳位GND Clamp。而对 于这四个设定曲线有分别在 MIN,MAX,TYP 测量情况，因此 3-states 有条 I/V 曲线设置。Output Onlly Buffer在这种模型中，仅需要两个设定的 I-V 关系曲线，即上拉 MOS 管导通， 或下拉 MOS 管导通时，测量的 Pull-down 和 Pull-up 的-V 曲线，同样它们也 MIN,MAX,TYP 测量情况，因此utput

11、 的模型应该有条 I/V 曲线设置。这种模型需要 使用 C_comp 说明驱动器的管芯电容。 Output 模型中逻辑状态的转换（低到高或高到低）与下图所示的线性斜率近似。斜 率不包括封装影响，只包括驱动电容的影响。Ramp描述了两个参数，dV/dt_r 说明上 升时间，dV/dt_f 说明下降时间。 dV/dt_r dV 是信号上升沿由 20%至 80%的幅度范围，dt_r 是指此上升范围所用的 时间。 dV/dt_f dV 是信号下降沿由 80%至 20%的幅度范围，dt_f 是指此下降范围所用的 时间。 R_load 确定斜率的测试负载。对于上面的曲线只有 I/O,三态和 Output

12、的模型才有，而斜率的测试负载 R_load 一般是om，如果驱动能力差，那麽欧姆可能不满足要求，那麽会加入 更大一些的电阻，来提高驱动能力。而对于后面提到的 Open Drain 或是 ECL 类型的 Buffers,负载电阻和电压是特定的。Input Buffers 一个 Input 模型与其它基本 IBIS 模型的区别仅在模型部分不同。Input 有两个 I-V 关系 曲线的集合，一个是地钳位，一个是电源钳位。汇集的地钳位数据 指信号电压相对于参考源地的电压电流关系数据；汇集的电源钳位数据指信号电压相对于 参考源供电电源的电压电流关系数据。仅在器件中有钳位特性时，IBIS 需要电流输入表建

13、 模。 IBIS 需要 C_comp 参数描述接收器的管芯电容。对于所有的 Input 模型， IBIS 需要 Vin1 和 Vin2 参数，这两个参数描述了缓冲器的开关阀值电压。同 Output Buffer 模型一样 也条 I/V 曲线设置。Open Drain Buffers 一个 Open Drain 模型有三个 I-V 关系曲线的集合，一个是一个是下拉接通（输出为低） 的关系曲线（Pull-down）, 一个是地钳位（Gnd clamp）, 一个是电源钳位(Power clamp),由 于 Open Drain Buffers 没有接上拉 MOS 管，所以没有 Pull-up 的 I

14、/V 曲线，同样它们也有在 MIN,MAX,TYP 测量情况，所以共有条 I/V 曲线设置。 上面所描述的模型都是 TTL 类型的，它们的驱动方式是行为极，主要通过 CMOS 的导通和关断方式来完成。而这种模型的扫描电压范围是cc 到 2*Vcc.但是对于 Open Drain Buffers 的扫描电压范围不是由内部的工作电压决定的，而是由外加的上拉电阻的电 压决定，所以它的扫描电压范围是 V-ref 到 2Vref 对于 Pull-up 和 Power clamp 的数据是与内部工作电压 Vcc 相关的,当 Vcc 变化时，扫 描范围也是随 Vcc 变化的。如下数据是很多模型中经常可见的，

15、如一个器件的工 作电压为 3.3v+/-10%,因此扫描的范围是typ min max -3.3v to 6.6v -3.6v to 6.3v -3.0v to 6.9v 一般情况下，扫描电压的范围在Vcc 到 2*Vcc.但是在混合电压的情况下，我们应该 使用大的电压值做为扫描范围。如一个电压为 3.3v 容余最大值为 5v 的 Buffer，那它的扫 描范围在5v to +10v. Open Drain 器件的扫描范围是由外接上拉电阻的电压决定的，与内部的工作电压 Vcc无关，扫描电压的范围在Vpullup to 2*Vpullup.同时还要注意的模型中的 Pullup和POWER Cla

16、mp中的电压值Pullup和POWER Clamp中的电压值 V 是相对于电源的，即VVDD-VOutput；而Pulldown和GND Clamp中的电压值 V 是相对于地的，即 VVOutput。图表中电流 Itable的方向，规定流入器件的方向为正，流出为负。终上所述模型的定义有模型名、模型类型、C_comp、DC 参数或时序参数、V/I 数据表(包括 Pullup、Pulldown、POWER Clamp 和 GND Clamp)、Ramp 数据表（包括测试的温度范围、电压范围、dV/dt，以及参考负载 R_load）和 V/t 数据表（通常给出 4 个Waveform 数据表，即参考

17、电压为供电电源时的 Rising Waveform 和 falling Waveform 数据，以及参考电压为地电平时地 Rising Waveform 和 falling Wavefor，同时每个数据表还常常给出了参考负载 R_fixture5）等信息。模型类型可以是 Output，Input，3-state，Output-Ecl 以及 Open-drain 等 I/O 属性。模型类型的 I/O 属性不同，对 DC 参数或时序参数以及数据表要求的内容也不同。以模型类型是 Input 为列，只需要 DC 参数 Vinh 和 Vinl 值，以及 V/I数据表的 POWER Clamp 和 GND

18、 Clamp 数据。而模型 I/O 类型，除 DC 参数 Vinh 和Vinl，还需要时序参数 Vmeas，Rref，Cref 和 Vref，以及完整的 V/I 数据表、Ramp 数据和V/t 数据表等信息。需要说明的是，对于 Output 类型的模型，该部分中时序参数 Vmeas，Rref，Cref 和Vref 是必须的，而 Vinh 和 Vinl 不要求。我们可以举列对上面的模型电路进行进一步解释：下面模型的波形是上研所提供，模 型文件名为 ca91l862a.ibs 如图所示,分别抽取的模型名为输出模型 OUTB，和输入模型输入 ING PULLUP波形如下：PULLUP和POWER G

19、LAMP时，记住在分析电路的驱动电压时，Vout=Vcc-Vtable,所以 上图对应的-3。3V，在实际电路中，应为 6。6V 左右，电压应反向分析。而且模型中一定 会提供电源电压 Vcc,的值， 理论上PULLUP的扫描电压应是-Vcc 到 2Vcc,但不排除，有 些模型的电压范围没有完全包涵，或超过扫描范围。上面的就是电压范围不够。但是在这 个范围内取样点足够也是可以的。上面的曲线，我们可以看出在对应的 6.6V 时，电流最大， 当正向电压逐渐降低时，电流减小，所以可以判定，上拉的 MOS 管为典型 N 型 MOS 管 正向电压导通。电流为正。 下面是对应的PULL DOWN的波形：从上

20、面的波形，我们可以看到，导通后，当电压为-3。3v 时，对应的电流为最大，当负向电压减小时，电流值减小，所以是很明显的 P 型 MOS 管福向电压导通，电流方向为 负。 PULL UP及PULL DOWN对应的波形状况，取决于不同类型的 MOS 管，这里没有 一个固定的规律可寻。 下面是输入模型对应的POWER GLAMP和 GND GLAMP POWER GLAMPPOWER GLAMP的时候，两个 MOS 管截止，输入电压高于电源电压，产生电源嵌位。 同样的电压分析，要反向分析。图上电压-3。3V 对应实际电压为 6。6V，当外接电压为最 大 6。6V 时高于电源电压，上面的二极管正向导通

21、，电流流向由高电势向低电势，电流流 进为正。当电压减小时，与电源电压的差值减小，电流越小，是很典型的二级管正向导通 特性。GND GLAMP可以看到当GND GLAMP时，外接电压小于地电平的时候，下面的二极管正向导通， 对地电压越小，从地电平向外流的电流越大，因此方向为负。当电平高于地电位后，二极 管截止，电流趋向为零。 对于 V-I 曲线，我们分析的就是 MOS 管和二极管的特性，当你分析PULL UP和PULL DOWN的时候，要分清的是接的什麽类型的 MOS 管，P 型和 N 型是正好反向的。而 POWER GLAMP和GND GLAMP的波形是有规律的，因为两个二极管的连接方式是固定

22、 的。POWER GLAMP 单调递减，GND GLAMP单调递增。可能有些模型的波形不是太 好，但嵌位的特性是不变的。（四）模型的检查四）模型的检查4.14.1 IBISIBIS 模型文件中基本问题的检查模型文件中基本问题的检查模型文件整理中的最基本的问题如下：1） “tab”转“space” 。仿真时，CADENCE 要将标准的 IBIS 模型文件（.ibs 文件）转化.dml 文件格式，由于 CADENCE 对.ibs 文件中字符串之间的间隔只认识“space”形式的，对于 tab 形式的，在转化时将出错5。所以整理模型的第一步工作是将整个文件作一次由“tab”space”的转化，以排除

23、.ibs 文件中可能出现的tab”形式的空格。推荐的文本编辑软件为 UltraEdit32。2）物理量单位的检查。IBIS 标准支持国际单位制，支持十进制记数法和科学记数法。注意电阻的单位符号 是用 ohms 表示的，另外 用 u 代替。4.24.2 文件头部分的检查文件头部分的检查主要是检查由关键词File name定义的文件名是否与存在磁盘中的模型文件名一致，若不一致，CADENCE 转化此模型时会报错。另外此文件名的首字母不能大写（磁盘中的文件名无所谓） ，否则也会报错的。4.34.3 封装描述部分的修改封装描述部分的修改主要是修改由Component定义的器件名，使之与原理图库中由 d

24、efault_signal_model 定义的内容一样；R_pkg、L_pkg 或 C_pkg 的取值范围是否按“typ” ， “min”和“max”的顺序排放，如表 2 所示。文件中其它各处的物理量或数据的“typ” ， “min”和“max”数据也应按上述顺序排放，否则要予以调整，下面不再赘述。需要注意的是， “min”和“max”的值可以缺省，用 NA表示，但“typ”值是必须的。4.44.4 管脚描述部分的检查管脚描述部分的检查检查文件中 PIN 的定义是否与 datasheet 一样，检查同类 pin 是否被定义为同一模型名。而来的，其中某些 pin 的信号的命名与实际不符，少数几个

25、 pin 的所属模型名有出入。4.54.5 模型类型描述部分的检查模型类型描述部分的检查主要是检查模型检查 DC 参数或时序仿真参数、电压范围、温度范围以及各数据表是否正确或异常。下面分述之。4.5.14.5.1 DCDC 参数或时序仿真参数的检查参数或时序仿真参数的检查对于 Input 类属性的模型，DC 参数 Vinh 和 Vinl 是必须的，若文件中缺失，应该补上，它们的值可分别由 datasheet 提供的 Vinhmin和 Vinlmax得到。如表 4 所示的 INP 模型。对于 Output 类属性的模型，时序参数 Vmeas，Rref，Cref 和 Vref 是必须的，若缺失，应

26、补上。其中，Vmeas 输出电压测量参考值；Rref 测试电路的负载电阻；Cref 测试电路的负载电容；Vref 测试电路的负载参考电压上述参数也可从 datasheet 中关于 AC 特性表格的负载条件上查到，有时这些参数只在AC 特性表格下面的 Notes 中说明，因此需要仔细阅读 datasheet；有时 Rref，Cref 和 Vref也可以从测试电路中获得，图 3 和图 4 所示是两种比较典型的测试电路。由图 3 可知：Cref30pF，Vref0V，由于测试电路中没有电阻，可认为是高阻，故Rref1M。由图 4 可知：Rref50，Vref1.5V，由于电路中没有电容，故 Cref

27、0pF。一般而言，Vmeas 的典型值为 VDD/2，当无法从器件的 datasheet 上查到确定的 Vmeas时，可将 Vmeas 的值设为 VDD/2 进行仿真，不过，仅作权宜之计，本文作者不推荐这么做。4.5.24.5.2 检查电压范围、温度范围的检查检查电压范围、温度范围的检查IBIS 模型文件给出的测试电压及温度范围有时与 datasheet 中的不一样，这时需要根据datasheet 予以更正。4.5.34.5.3 检查数据表的检查检查数据表的检查30pOutputInput图 3 典型测试电路 1图 4 典型测试电路 2VT=1.5VZo=5050Output主要是检查 V/I

28、 数据表，即Pullup、Pulldown、POWER Clamp和GND Clamp数据表，Ramp 数据表，以及 V/t 数据表中数据的合理性。Pullup和POWER Clamp中的电压值 Vtable是相对于电源的，即 VtableVDD-VOutput；而Pulldown和GND Clamp中的电压值 Vtable是相对于地的，即 VtableVOutput。表中电流 Itable的方向，规定流入器件的方向为正，流出为负。通常，V/I 数据要求单调，具体办法有三中：一是在模型文件中直接检查数据；二是借助 CADENCE 的 SPECCTRAQuest 通过观察 V/I 曲线来实现；三

29、是利用 SPECCTRAQuest转化.ibs 文件为.dml 文件时，阅读转化信息的 message 文件，该文件的”warning”会指出非单调点。在初步的模型检查中，大多采用第一种方法，若发现有异常的数据，则一般根据物理规律加以修改，或去掉。V/I 数据的非单调点一般不会影响.dml 文件的成功转化和仿真，但是在仿真时模型不收敛或稳态电压值不正常时，才需要认真地检查和推敲非单调点。V/t 数据表可以使仿真时上升和下降波形更加准确，其出现应该成对5，即Rising Waveform和Falling Waveform在文件中成对出现。一般应特别注意它的时间起点是否从0 开始，否则进行.dml

30、 转化时会出错。V/t 数据也会影响稳态电压值的。V/t 数据表在文件中可以删掉，不过作为描述上升沿和下降沿特性的 Ramp 数据表是必须有的。V/t 数据表更准确些。4.5.44.5.4 模型格式的转化模型格式的转化CADENCE 仿真用的 IBIS 模型是 CADENCE 专用的.dml 文件格式，因此需要将标准的.ibs 文件转化为.dml 文件，具体办法可以采用如下步骤：进入 SPECCTRAQuest 环境点击按钮 LIB，进入 signal analysis library browser 窗口点击按钮 Ttranslate点击按钮ibis2signoise，进入文件选择窗口选择要

31、转化的.ibs 文件选择保存.dml 文件的目录和文件名点击按钮 ok。转化结束后，SPECCTRAQues 还会提供一个 message 文件，说明该 IBIS 模型中的一些问题。Error 是一定需要修改的，而 warning 中的大部分是可忽略的，但有些是需要修改的。在仿真过程中发现模型有问题时，可仔细分析 warning，从中可得到很多帮助。4.5.54.5.5 模型收敛性的验证和稳态电压值的检查模型收敛性的验证和稳态电压值的检查模型收敛性的验证需要利用该模型进行仿真，具体的仿真步骤可以参考 CADENCE 的help 文件。在仿真时，经常会出现不收敛的情况，原因有很多，这时应该首先根

32、据提示，打开工程下的 tlsim 文件，查看是在 DC 阶段还是 transient 阶段出的错，如在 DC 阶段，可检查V/I 数据表中各组数据以及 V/t 数据有无异常，该有的直流偏置有没有加；如在 transient 阶段，还可尝试通过修改仿真的分辨率、匹配电阻的大小、传输线的长度等来解决。稳态电压值的检查也需要进行仿真。一般在 typical 时，稳态电压值应为接近VDDtyp，fast 时接近 VDdmax，slow 时接近 VDdmin。稳态电压值偏离正常值一般是 V/I 数据表中各组数据以及 V/t 数据的异常造成的。这时需要针对 message 文件提供的 warning 信息

33、，逐个检查，修改和去掉异常数据。有时删掉部分或全部 V/t 数据可以立竿见影地解决上述问题，不过代价是仿真波形的精确性受影响。正常的 V-T 曲线举列：我们看到上升和下降曲线，在一段时间后，电压会收敛在一个值附近。下面是一个不收敛的模型举例：另一方面是模型中的数据问题，由于 V/I 和 V/T 曲线的非单调性或者数据的错误， 造成仿真器不收敛，不同的仿真器对非单调性的允许程度不同。在分析过程中若出现仿真 器不收敛，应该检查模型的 V/I 和 V/T 曲线的非单调性，在无法获得更好的模型的情况 下，可以采用屏蔽数据错误或非单调的曲线部分的方法，以得到参考的仿真结果。 例如，我们曾对 MPC860

34、 的时钟网络进行信号完整性分析时就遇到不收敛问题。网络 的电路示意如下：图 11：MPC860 的时钟网络示意图MPC860 的时钟通过一个串阻驱动两片 SDRAM KM416S4030 和一片 FPGA FLEX10K30E。 完成 PCB 布线后，该网络的拓扑如图 12。在做分析时仿真器报告如图 13 的不收敛错误。分析 MPC860 时钟 860CLK 的模型，发现该模型的上升沿和下降沿的 V/T 曲线存在严 重的非单调性和数据错误。上升沿和下降沿的 V/T 曲线分别见图 14、图 15。图 12：MPC860 的时钟网络拓扑图 13：不收敛错误报告图 14：原 860CLK 的上升沿

35、V/T 曲线图 15： 原 860CLK 下降沿 V/T 曲线从图 14、图 15 显而易见原 860CLK 的上升沿和下降沿 V/T 曲线存在问题。 由于无法 获得更准确的模型。我们采取将上升沿和下降沿 V/T 曲线屏蔽掉的措施。得到 50MHZ 时 钟的仿真结果如图 16。图 16：仿真结果使用 TEK TDS3032 300M 2.5GS/S 示波器在实际在 PCB 板上测得的波形读入仿真的 SigWave 中的效果见图 17。 将仿真波形与实测的波形叠加比较效果见图 18。由图可见，定性的来说，仿真波形与 实测波形比较接近，仿真结果具有参考价值。两种结果存在一些偏差， 造成偏差的原因可

36、 能来自三个方面： 一是，模型本身的准确度不够，模型的上升沿和下降沿 V/T 曲线被屏 蔽掉，影响仿真结果。 二是，示波器的带宽不够，存在测量误差。三是，示波器的探头阻 抗失配，造成测量误差。图 17：实测的波形读入仿真的 SigWave 中的效果图 18： 将仿真波形与实测的波形叠加比较效果五连接器与过孔的模型五连接器与过孔的模型下面是连接器模型的等效电路图：连接器的单线模型等效电路：连接器的多线等效电路：如何从连接器的 SPICE CONNETOR 模型产生 DML 文件：1改变和编辑 SPICE 模型 2从 SQ/SIGXP 中增加一个新的库 3从一个已经存在的 E-SPICE 模型中

37、CLONG 一个 SPICE 模型 4编辑这个库文件的 DML 文件 5改变一些文件的属性：模型的名字，PIN 的连接关系，去掉子电路中多 余的 ENDS 6在 SQ/SIGXP 中检测这个 ESPICE 模型。仿真实例分析1LVDS 差分线和单端匹配的分析 2系统仿真的分析 3同步时序的分析LVDS 差分线的分析LVDS 基本知识基本知识 LVDS 是 Low Voltage Differential Signal 的缩写，即用非常低的电压摆幅在 两条 PCB 线或平衡电缆上通过差分传送数据。不同的芯片其电压摆幅大小可能 会有些微小差别，但其电压摆幅可根据资料提供的终端匹配电阻乘以驱动电流

38、得到。如国半公司的 DS92LV1021 的驱动电流约为 3.5mA，推荐的终端匹配电 阻为 100 欧，则其电压摆幅约为 350 mV。 LVDS 与 TTL，LVTTL，CMOS 等信号传送技术相比，能在更低的功耗以 更高的速率来传送数据，且抗干扰能力更强，因为 LVDS 是电流模式驱动输出， 可以产生很低的噪声和提供非常低的功耗，电流模式驱动的优点有：1. 不易于 振铃和产生切换尖锋信号；2. 共摸噪声能被接受端抑制。 从 LVDS 信号的电气特性我们可以知道，由于 LVDS 是用于低压差分信号点 到点的传输，该方式的三大优点使它更具吸引力。A）LVDS 信号摆幅比较小， 从而功耗低，一

39、般电流最小 2MA，最大不超过 4MA，负载 100 欧姆，因此单 端摆幅在 200MV 到 400MV，正负合成后的幅值在 400MV 到 800MV 之间都是 正常的。B）LVDS 信号摆幅小，从而可以在 2.4V 的低电压下工作。C）LVDS 信号的输入电压可以在 0-2.4V 下工作，单端摆幅为 400mv，所以允许输入的共 模电压在 0.2V 到 2.2V 之间。也就是允许收发两端的地电势有+/-1V 的落差。 下面是 LVDS 差分线的分析： 在 SPETRQUEST 中打开单板 LVDS_UNROUTED.BRD在赋好模型后，我们看到的拓扑结构如下：对应的波形如下：上图中的90C

40、031 的芯片的 LVDS 信号的参考电压为 1.2，这个值从模型上可以查到， 从上图可以看到单端的驱动和接受是以 1.2v 为中心电压上下摆动，单端正的摆幅为 300MV，正负摆幅基本相同，最下面的是驱动端和接受端差分就是最后合成的波形，其中 绿色是接受端，合成后的波形是我们最关心的波形，幅值是 661.42mv，我们可以看到接受 端红色线 C D1 2_CD1 1 共模电压基本就在 1.2V 上下偏置。这些数值都是在 LVDS 的电气 特性范围内。下面是走线后的差分线单板对应的拓扑结构如下：注意到上面的拓扑结构偶合有四处，但是我们的单板上的偶合有五处。在 SPETRAQUEST 中选择An

41、alyzeSi/EMI SimPreferences 出现如下界面：Set the Min Coupled Length field to 60 Mils改正后，对应的拓扑结构如下：上面的线段偶合线段MS19 只有 70 mils，单板上最小的偶合长度也在偶合的参数范围内。现在我们可以再作调整，对这对差分线再做改善。 在如下界面中，勾选 DO DIFFEPAIR TOPOLOGY SIMPLIFICATION 后，我们再看拓扑 结构我们看到上面的拓扑结构中，由于选择了差分拓扑结构的逼近，因此去掉了 70mil 左右 一些没有偶合的很短的走线，这样的改动，可以在不影响仿真精度的条件下改善仿真情况， 而这些线在实际走线中都是不可避免的一些拐角处不等完全偶合的情况。是完全可以做这 样的改善的。