数据选择器实验报告.doc

《数据选择器实验报告.doc》由会员分享，可在线阅读，更多相关《数据选择器实验报告.doc（5页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、数据选择器实验报告实验三 数据选择器 实验人员：班号：学号：一、实验目得 (1) 熟悉并掌握数据选择器得功能.(）用双 4 选 1 数据选择器 74LS3 设计出一个 16 选 1 得数据选择器。(3) 用双 4 选 1 数据选择器 7LS53 设计出一个全加法器。二、实验设备 数字电路实验箱，74LS0,7LS153.三、实验内容 (1）测试双 4 选 1 数据选择器4L153 得逻辑功能。4LS153 含有两个 4 选 1 数据选择器,其中 与 为芯片得公共地址输入端，与 分别为芯片得公共电端与接地端.Figure1 为其管脚图:Fige 错误 错误!未定义书签。未定义书签。：路电接连图下

2、按 Fue 错误 错误! 未定义书签。(2) 设某一导弹发射控制机构有两名司令员 A、B 与两名操作员、,只有当两名司令员均同意发射导弹攻击目标且有操作员操作,则发射导弹 F利用所给得实验仪器设计出一个符合上述要求得选数据选择器，并用数字电路实验箱上得小灯与开关组合表达实验结果。思路 :由于本实验需要有四个地址输入端来选中 16 个数据输入端得地址之中得一个,进而实现选择该数据输入端中得数据得功能，即 1选。而公共得 、两个地址输入端与 使能端(用于片选,已达到分片工作得目得,进而扩展了一位输入)一共可以提供三个地址输入端,故需要采用降维得方法，将一个地址输入隐藏到一个数据输入端 中。本实验可

3、以降一维,也可以降两位。由于两位比较复杂,本实验选择使用降一维得方式。做法 :图诺卡得能功需所现实中题用应如出画00011 0 01 0 0 0 0 0 0 1 10 0 0 1 0 将 D 降到数据输入端中。对应得卡诺图如下:0011110 0 1 0 0 0 0 0 1 0 按上述卡诺图连接电路，用开关控制送给各输入高低电平。其中,“1”表示高电平,“0”表低电平，均由开关上下拨动来控制；A、C、分别为题中得两个司令员得同意情况与两个操作员得操作情况;F 为导弹发射情况,将接到小灯上即可。电路如 Figu 1 所示(图中 即 ，后面得图均为如此）:gure 3AB CD C AB (3)

4、用 74LS与 74L153 设计一位全加器，并用数字电路实验箱上得小灯与开关组合表达实验结果。一位全加器得功能如下面两个卡诺图所示。其中 A、B 分别表示被加数与加数，CI 表示低位向本位得进位，S 表示运算结果，CO 表示向高位得进位。C: S:01 01经分析p ,此全加器有三个输入，而公共得 、两个地址输入端与 使能端(用于片选，已达到分片工作得目得，进而扩展了一位输入）刚好一共可以提供三个地址输入端。故按上面得卡诺图,分析p 后应采用下面得端口解法:按上面得接法连接电路。用开关控制送给各输入高低电平,“1表示高电平,“0”表低电平,均由开关上下拨动来控制； 表示低位送进来得进位信号,

5、A、B分别表示被加数与加数;S 与 分别表示加法结果与向高位得进位信号。电路如gure 4 所示：Figre 4 四、实验结果 (）测试双 4 选 1 数据选择器153 得逻辑功能:：下如录记果结将,)亮灯小或(平电高示表”“,)灭灯小或(平电低示表0“用010 1 0 B A A B 1 0 0 0 10 1 00 1 11 0 1 0 1 0 1 1 0 0 1 1 1 2Q 0 0 10 1 00 1 0 0 1 0 1 0 1 1 0 1 1 (2）设计出一个符合题目要求得 16 选 1 数据选择器:下如录记果结将,）亮灯小或(平电高示表”1“，)灭灯小或(平电低示表”0“用A B C

6、 D 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1。能功辑逻得出计设求要所足满以可路电此，得可表值真得面上由(3）设计一位全加器:下如录记果结将,)亮灯小或(平电高示表1“，）灭灯小或(平电低示表0“用A B CI S CO 0 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1由上面得真值表可得,此电路可以满足所要求设计出得逻

7、辑功能。五、故障排除在实验()中，发现所连接电路与预期得逻辑功能不一致.在检验了导线与小灯都正常后,发现将芯片得管脚接错了，误将 Q 与 接错地方。分析p 原因，就是由于芯片管脚设置得位置与管脚图上面不一致,两侧均有两个管脚接口.六、心得体会连了道知中除排得障故在且并，计设得路电辑逻了握掌地好更我,验实次这过通接时要瞧引脚上面得标号而不能一味地只认准位置。我还学会了降维得方法本来以为只能用使能端扩展出一位输入,结果却可以通过降维扩展出更多。我感觉非常做电路实验。要是得到作者的指点我肯定很兴奋！很棒。4位全加器的设计实验报告班级：通信12-2班 学号：12090216 姓名：韦建萍一、实验目的熟

8、悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计，掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。二、实验原理一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号 cin 相接。加法器举例说明：设M = 1 ，N = 1110，CIN=0， 则 1、半加器（设其名为h_adder）的电路：2、全加器（设其名为f_adder）的电路：三、实验内容和步骤1、完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真； 半加器电

9、路原理设计图如图：半加器电路仿真图如图：全加器电路原理设计图如图：全加器电路仿真图如图：2、建立一个更高层次的原理图设计，利用以上获得的1位全加器构成4位全加器，并完成编译、综合、适配、仿真。 4位全加器电路原理图如图：4位全加器仿真图如图：四、仿真分析p 及心得体会 仿真分析p ：四位全加器S0为和位，C0为进位，当a0=1，b0=1时，S0=0，C0=1,就是和位为零，进位进1。以此类推，当a1=1，b1=0，C0=1时，和位S0=0,进位C0=1。实验体会：通过这次实验让我学会了如何掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程，利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法。 第 5 页 共 5 页