触发器学习课件.pptx

《触发器学习课件.pptx》由会员分享，可在线阅读，更多相关《触发器学习课件.pptx（38页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 第一节第一节 R-S触发器触发器一、一、基本基本R-S触发器触发器 下图是基本RS触发器的逻辑图和逻辑符号。它由两个与非门交叉连接而成。R、S是输入端，Q、Q 是输出端。RDSDRDSD第1页/共38页 在正常条件下，若Q=1，则 =0，称触发器处于“1”态；若Q=0，则 =1，称触发器处于“0”态；输入端RD称为置“0”端，SD称为置“1”端。下面分析输入与输出的逻辑关系。(1)SD=1，RD=0。当 RD=0时，与非门A的输出为1，即 =1。由于SD=1，与非门B的两个输入端全为1，所以B门的输出为0，即Q=0。若触发器原来处于“0”态，在SD=1，RD=0信号作用下，触发器仍保持“0”

2、态；若原来处于“1”态，则触发器就会由“1”状态翻转为“0状态。第2页/共38页 (2)SD=0，RD=1。设触发器的初始状态为0，则Q=0，=1。由于SD=0，B门有一个输入为0，其输出Q则为1，而A门的输入全为1，其输出 则为0。因此，触发器由“0”状态翻转为“1”状态。若它的初始状态为1 态，触发器仍保持“1”状态不变。(3)SD=1，RD=1。在SD=1、RD=1时，若触发器原来处于“0”态，即Q=0，=1，此时B门的两个输入端都是1，输出Q=0，A门有一个输入为0，输出 =1，触发器的状态不变。第3页/共38页 若触发器原来处于“1”状态，即Q=1、=0，此时，A门输出为0，即 =0

3、，B门输出为1，即Q=1，触发器的状态也不变。由此可见，SD=1,RD=1触发器保持原有状态，这体现了触发器的记忆功能。(4)SD=0，RD=0。RD、SD全为0时，A、B两门都有0输入端，则它们的输出Q、全为1，这时，不符合Q与 相反的逻辑状态。当R和S同时由0变为1后，触发器的状态不能确定，这种情况在使用中应避免出现。综上所述，可列出基本RS触发器的逻辑状态表。第4页/共38页基本RS触发器的状态表 S SD DR RD DQ Q逻辑功能逻辑功能0 01 11 10 0置置1 11 10 00 01 1置置0 01 11 1不变不变不变不变保持保持0 00 0不定不定不定不定不允许不允许

4、从上述分析可知，基本RS触发器有两个状态，它可以直接置位或复位，并具有存储和记忆功能。第5页/共38页 二、可控二、可控R-S触发器触发器 图（a）是可控RS触发器的逻辑图，图（b）是其逻辑符号。其中，与非门A和B构成基本RS触发器，与非门C、D构成导引电路，通过它把输入信号引导到基本触发器上。RD、SD是直接复位、直接置位端。只要在RD或SD上直接加上一个低电平信号，就可以使触发器处于预先规定的“0”状态或“1”状态。另外，RD、SD在不使用时应置高电平。CP是时钟脉冲输入端，时钟脉冲来到之前，即CP=0时，无论R和S端的电平如何变化，C门、D门的输出均为1，基本触发器保持原状态不变。在时钟

5、脉冲来到之后，即CP=1时，触发器才按R、S端的输入状态决定其输出状态。时钟脉冲过去之后，输出状态保持时钟脉冲为高电平时的状态不变。第6页/共38页（a）逻辑电路图；逻辑电路图；（b）逻辑符号图逻辑符号图第7页/共38页 在时钟脉冲来到之后，CP变为1，R和S的状态开始起作用，其工作状态如下所述。(1)S=1，R=0。由于S=1，当时钟脉冲来到时，CP=1，C门输出为0。若触发器原来处于“0”态，即Q=0、=1，则A门输出转变为Q=1。因为R=0，D门输出为1，B门输入全为1，则输出变为 =0。若触发器原来处于“1”状态，即Q=1、=0，则A门输出为Q=1。因为R=0，D门输出为1，B门输入全

6、为1，则输出为 =0。结论，当S=1，R=0时不管触发器原来处于何种状态，在CP到来后触发器处于“1”状态。第8页/共38页 (2)S=0,R=1。由于R=1，时钟脉冲来到之后，CP=1，D门输入全为1，则D门输出为0，不管触发器原来处于何种状态，=1。由于A门输入全为1，所以Q=0。(3)R=0，S=0。由于R=0、S=0，则C门、D门均输出为1，所以触发器的状态不会改变。(4)S=1，R=1。R=1、S=1，当时钟脉冲到来之后，CP=1，则C门与D门输出都为0，A门与B门输出为1，即Q=1，破坏了Q与 的逻辑关系，当输入信号消失后，触发器的状态不能确定，因而实际使用中应避免出现此情况。第9

7、页/共38页表 14-2 逻辑状态表 S SR RQ Qn+1n+10 00 0Q Qn+1n+1=Q=Qn n0 01 10 01 10 01 11 11 1不定不定第10页/共38页图图 14 3 3工作波形工作波形图图第11页/共38页 表 14-2 是其逻辑状态表。表中Qn+1表示第n个脉冲作用后Q端的状态，Qn表示第n个脉冲作用前Q端的状态（现态）。由图 14-3 可知，触发器状态随R、S及CP脉冲而变化，在时钟脉冲CP作用期间，即CP=1期间，R和S不能同时为1；若R、S的状态连续发生变化，则触发器的状态亦随之发生变化，即出现了在一个计数脉冲作用下，可能引起触发器一次或多次翻转，产

8、生了“空翻”现象，因此，可控RS触发器不能作为计数器使用。第12页/共38页 第二节第二节 主从主从J-K触发器触发器 主从J-K触发器是一种无空翻的触发器。图（a）是J-K触发器的逻辑电路图，图（b）是其逻辑符号。它由两个可控R-S触发器组成，前级为主触发器，后级为从触发器，、是直接置位、复位端（平时应处于高电平），J、K为控制输入端，时钟脉冲经过反相器将 加到从触发器上，从而形成两个互补的时钟控制信号。第13页/共38页（a）逻辑图逻辑图 （b）逻辑符号逻辑符号第14页/共38页 时钟脉冲作用期间，CP=1，=0，从触发器被封锁，保持原状态，Q在脉冲作用期间不变；主触发器的状态取决于时钟脉

9、冲为低电平的状态和J、K输入端的状态。当时钟脉冲过去后，CP=0，=1，主触发器被封锁，从触发器导引门畅通，将主触发器的状态移入从触发器中。第15页/共38页其工作过程如下：(1)J=1，K=1。设时钟脉冲到来之前，即CP=0，触发器的初始状态为“0”，这时主触发器的S=1，R=Q=0，当时钟脉冲到来之后，即CP=1时，由于主触发器的S=1和R=0，故翻转为“1”态。当CP从1 下跳为0时，由于从触发器S=1和R=0，它也翻转为“1”态。反之，若触发器的初始状态为“1”，则主触发器的S=Q=0，R=Q=1，当CP=1时，它翻转为“0”态。当CP下跳为0时，从触发器也翻转为“0”态。即当J=1，

10、K=1，在CP脉冲作用下，触发器状态翻转。第16页/共38页 (2)J=0，K=0。设触发器的初始状态为“0”态。当主触发器CP=1时，由于主触发器的J=0和R=0，它的状态保持不变，当CP下跳时，由于主触发器的J=0和R=1，也保持原状态不变；如果初始状态为1，也保持原状态不变。(3)J=0，K=1。设触发器的初始状态为“1”，当时钟脉冲上升沿来到之后，主触发器Q=0，=1，所以，在CP=1期间，主触发器被置为 0。由于 =0，从触发器被封锁，主触发器的0态被暂存起来，当时钟脉冲下跳后，CP=0，主触发器被封锁，而 =1，从触发器打开，取得与主触发器一致。第17页/共38页 若触发器的初始状

11、态为0，由同样的分析可知，在时钟脉冲作用后，触发器的状态仍为0。可见，不论触发器原来的状态如何，当J=0，K=1时，总是使触发器置 0。(4)J=1，K=0。同样分析可得，当时钟脉冲作用之后，当J=0，K=1时，总是使触发器置 1。由以上分析可知，当J=K=1时，每到来一时钟脉冲，触发器状态就翻转一次；当J=K=0时，触发器将保持原状态不变；当JK时，触发器翻转后的状态将和J的状态一致，主触发器的状态更新发生在时钟脉冲CP=1期间，从触发器的状态翻转发生在时钟脉冲的下降沿。第18页/共38页J JK KQn+1Qn+10 00 0QnQn0 01 10 01 10 01 11 11 1JK触发

12、器的逻辑功能如表 14-3 所示。表 中Qn+1是脉冲到来之后的状态。第19页/共38页第20页/共38页 第三节第三节 D触发器触发器 D触发器只有一个数据输入端，其应用十分广泛。其中，D是数据输入端，CP为时钟脉冲输入端，、为直接置位、复位端，它们均为低电平有效，不用时应使之处于高电平状态。D触发器的逻辑功能是当D=0时，在时钟脉冲下降沿到来后，输出状态将变成Qn+1=0；而当D=1时，在CP下降沿到来后，输出状态将变成Qn+1=1。综上所述，D触发器的输出状态只取决于CP到达时D输入端的状态，与触发器现态无关，即 Qn+1=D 第21页/共38页第22页/共38页 例：将D触发器的输入端

13、D接到输出端Q，试分析其功能。解：若初态为0，即Q=0、=1，则当CP上升沿来到时，Q翻转为1，即Q=1、=0；下一个CP上升沿来到时，Q翻转为0，即Q=0、=1。可见，每来一个CP脉冲，触发器翻转一次，具计数功能，即Qn+1=。此电路称为T触发器电路。第23页/共38页第四节第四节 触发器的应用触发器的应用一、计数器一、计数器（一）计数体制进位计数制的两个基本要素：（1）基数某计数制数字符号（数码）的个数。例：十进制：基数=10；二进制：基数=2（2）权 在一个数中数字符号所代表的数值等于该数字符号乘以一个与所在数位有关的常数，这个常数称“权”。例：十进制数123的“权”从高到低为102、1

14、01、100 数码所处的数位越高，它的“权”越大，该数码代表的值就越大。第24页/共38页1、十进制“逢十进一”按“权”展开 123=1*102+2*101+3*1002、二进制“逢二进一”只有两个数码0和1。按“权”展开（101101）2=1*25+0*24+1*23+1*22+1*20 =（32+8+4+1）10 =（45）10第25页/共38页3、二十进制编码 用四位二进制数码表示一位十进制数。最常用的是8421二进制编码，简称8421BCD码。是指四位二进制编码的“权”分别为8421。十进制数 8421码 十进制数 8421码 0 0000 5 0101 1 0001 6 0110 2

15、 0010 7 0111 3 0011 8 1000 4 0100 9 1001 第26页/共38页 （二）异步二进制加法计数器 在电子计算机和数字系统中，计数器是重要的基本部件，它能累计和寄存输入脉冲的数目。计数器的应用十分广泛，在各种数字设备中几乎都要用计数器。计数器按其进位制的 不同，可分为二进制计数器和十进制计数器。第27页/共38页 JK触发器作计数器使用时，JK输入端悬空，相当于接高电平，根据JK触发器的工作原理，J=K=1时，每当一个时钟脉冲结束 触发器就翻转一次，实现计数；低位触发器翻转两次，即计两个数，就产生了一个进位脉冲。第28页/共38页11111111111111111

16、11111 1111111111 00000000000000000000000000000 000 每个触发器的脉冲的频率是低一位触发器输出脉冲频率的二分之一。所以，这种计数器也可作分频器使用。第29页/共38页 因此，高位触发器的CP端应接低位的Q端。计数前，先在各触发器的 端加一置“0”负脉冲，使所有的触发器F0F3全部处于“0”状态，即Q0=Q1=Q2=Q3=0，这种情况称计数器清“0”。已清“0”的所有计数器初始状态为“0”，即计数器为“0000”状态。当第一个脉冲结束时，触发器F0由0变为1，即Q0由0变为1，0由0变为1产生一正跳变，它对F1不起作用，这时计数器呈Q3Q2Q1Q0

17、=0001状态。当第二个脉冲结束时，触发器F0由1变为0，即Q00，1，由于Q0由1变为0产生负跳变，送至F1的输入端，于是F1由0变为1，并产生一正跳变，这个脉冲对F2不起作用，故计数器呈Q3Q2Q1Q00010状态。第30页/共38页 当第三个计数脉冲结束时，触发器F0翻转为1，即Q1=1，=0，F1F2F3都 不 翻 转，计 数 器 状 态 为Q3Q2Q1Q0=0011。如此继续下去，可画出其波形图，其状态表如表14-7。第一位Q0每累计一个数，状态都要变一次；第二位Q1每累计两个数，状态变一次；第三位Q2每累计四个数，状态变一次；第四位Q3每累计八个数，状态变一次。第31页/共38页表

18、 14-7四位二进制 加法计数器状态表 输入脉冲序号输入脉冲序号Q Q3 3Q Q2 2Q Q1 1Q Q0 00 00 00 00 00 01 10 00 00 01 12 20 00 01 10 03 30 00 01 11 14 40 01 10 00 05 50 01 10 01 16 60 01 11 10 07 70 01 11 11 1第32页/共38页输入脉冲序号输入脉冲序号Q Q3 3Q Q2 2Q Q1 1Q Q0 08 81 10 00 00 09 91 10 00 01 110101 10 01 10 011111 10 01 11 112121 11 10 00 013131 11 10 01 114141 11 11 10 015151 11 11 11 1第33页/共38页（三）异步十进制加法计数器 当Q3=1，Q1由“0”变“1”时，与非门G全“1”出“0”，直接复位端RD有效，使Q3、Q2、Q1、Q0全部为“0”即当计数器有1001（9）加1为1010（10）时，立刻清“0”第34页/共38页二、寄存器作用：用来暂存参与运算的数据和运算结果。（一）输入、输出方式第35页/共38页（二）寄存器举例1、并行输入、并行输出寄存器第36页/共38页2、移位寄存器第37页/共38页感谢您的观看。感谢您的观看。第38页/共38页