C多核处理器开发板学习总结.doc

《C多核处理器开发板学习总结.doc》由会员分享，可在线阅读，更多相关《C多核处理器开发板学习总结.doc（14页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、6678根本构造与特性：6678评估板功耗表：6678空间映射：6678加载过程BOOT配置引脚：8种加载方式：EIMF加载模式：8种PLL BOOT配置0x872E00-0x87FFFF保存给boot配置用，保存了BOOT外设的根本配置参数。加载过程：上电后，6678读取BOOTMODE电平，数据存储在DEVSTAT存放器中，改存放器数值可编程，各个Core可不同的BOOT模式加载。6678首先从Core0加载，Core1执行idle处于中断等待状态，当Core0加载完成后，首先Core0的BOOT_MAGIC_ADDRESS被写入加载程序的起始地址，Core0从BOOT_MAGIC_ADD

2、RESS执行，Core0应该对次Core的BOOT_MAGIC_ADDRESS写入执行地址，同时写入IPCGRn存放器触发次Core的中断，对6678而言BOOT_MAGIC_ADDRESS的映射地址是各Core本地L2的0x807FFF，在加载期间，所有的LP、LD被配置为Cache，L2被配置为可寻址Memory 每个Core加载完成BOOTCOMPLETE存放器被标志 参看手册：sprugy56678根本外设：电源监控：EIMF ：评估板连接512Mb NandFlash DDR3：评估板连接 1Gb/1333MHZ DDR3 ECC连接1Gb/1333MHZ DDR3(ECC) 未连接

3、 512Mb/1333MHZ DDR3主要用到引脚如下：DDRA0:15/DDRD0:63 数据/地址DDR3_ECKE_0DDR3_ECS_0#DDR3_ECAS# DDRA为列地址DDR3_ERAS# DDRA为行地址DDR3_EWE# 写使能？DDR3_EBA_0:2 BANK选通DDR3_EDM_0:8 ？DDR3_EDQSP/N_0:8DDR3_ECC_0:8 0:7 连接SAMSUNG_K4B1G1646G_BCH9的DDRD0:7 纠错DDR3_EMRESETNDDR3_EODT_0 端接电阻DDRSLRATE_0:1 回转速率，00最快TSIP：评估板连接接口SPI：评估板连接

4、 128Mb SPI NorFlash 评估板连接时钟发生器PCIE：评估板连接接口MDIO：评估板连接PCA9306DCUT 电平转换至PHY芯片配置端IIC：评估板连接 1Mb Hyperlink：评估板连接CONN接口 SRIO：评估板连接接口UART：评估板连接 RS232 评估板连接USB _CHB通道 FT2232HL 配置芯片EMAC：评估板连接PHY芯片评估板时钟DSP时钟：25MHZ输入，可级联使用，由FPGA配置，再使能DSPDSP_CORE_CLKP/N：100MHZDSP_PA_SS_CLKP/N：100MHZDSP_PCIE_CLKP/N：100MHZFT2232HL

5、时钟：12MHZ88E1111时钟：25MHZFPGA时钟：评估板电源电源组1：SmartReflex：UCD9222+UCD7242RSJT电源组2：TI_TPS54620RGY Vsense=0.8V Vin=12V Pe=90% 级联TPS73701DRBT电源组3：TI_TPS54620RGY Vsense=0.8V Vin=12V Pe=90% 级联TPS51200DRCT电源组4：TPS54231D 评估板其他器件：可编程缓冲方向4路缓冲器 TI_SN74AVC4T245PWR8位宽数据通道选择器 TI_TS3L301DGG两路电平转换器件 TI_PCA9306DCUT 八路电平转换器件 TI_TXS0108EPWRRJ45 RJ45_W/XFMR&LED时钟选择器 IDT_ICS557GI-08LFTFPGA芯片 XILINX_XC3S200AN_4FTG256C