存储器原理与接口(IV).ppt

《存储器原理与接口(IV).ppt》由会员分享，可在线阅读，更多相关《存储器原理与接口(IV).ppt（36页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第五章存储器原理与接口n存储器分类n多层存储结构概念 n主存储器及存储控制 n 8086系统的存储器组织 n现代内存芯片技术 一、存储器分类 按构成存储器的器件和存储介质分类 半导体存储器半导体存储器 磁盘和磁带等磁表面存储器磁盘和磁带等磁表面存储器 光电存储器光电存储器 按存取方式分类 随机存储器随机存储器RAM(Random Access Memory)RAM(Random Access Memory)只读存储器只读存储器ROMROM（Read-Only MemoryRead-Only Memory）串行访问存储器串行访问存储器(Serial Access Storage)(Serial

2、Access Storage)按在计算机中的作用分类 主存储器(内存)辅助存储器(外存)高速缓冲存储器 二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM a.静态RAM b.动态RAM2、只读存储器ROMa.掩膜式ROM b.可编程的PROM c.可用紫外线擦除、可编程的EPROM d.可用电擦除、可编程的E2PROM等 RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM)三、多层存储结构概念 1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构

3、的多层存储体系 充分体现出容量和速度关系2、多层存储结构 寄存器 Cache(高速缓存)内存 磁盘 磁道、光盘 Cache主存层次：解决CPU与主存的速度上的差距；主存辅存层次：解决存储的大容量要求和低成本之间的矛盾。四、主存储器及存储控制 1、主存储器的主要技术指标1.1.存储容量2.2.存取速度3.3.可靠性4.4.功耗（1）容量存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。（2）存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。（3）可靠性 可靠性是用平均故障间隔时间来

4、衡量（MTBF,Mean Time Between Failures）（4）功耗 功耗通常是指每个存储元消耗功率的大小 2、主存储器的基本组成 MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。（1 1）静态存储单元静态存储单元静态存储单元静态存储单元 （2 2）动态存储单元）动态存储单元）动态存储单元）动态存储单元 （3 3 3 3）、地址译码器）、地址译码器）、地址译码器）、地址译码器 控制逻辑电路控制逻辑电路 数据缓冲器数据缓冲器 存储体存储体 地址译码器：接收来自CPU的n位地址，经译

5、码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。五、8086系统的存储器组织 1、存储器接口应考虑的几个问题n n存储器与存储器与CPUCPU之间的时序配合之间的时序配合;n nCPUCPU总线负载能力总线负载能力;n n存储芯片的选用存储芯片的选用.2、存储器地址译码方法（1）.片选控制的译码方法 常用的片选控制译码方法有线选法、全常用的片选控制译码方法有线选法、

6、全译码法、部分译码法和混合译码法等。译码法、部分译码法和混合译码法等。（2）译码芯片 常用的译码芯片是74LS138译码器，功能是38译码器，有三个“选择输入端”C、B、A和三个“使能输入端”G1、G2A#，G2B#以及8个输出端 Y7#Y0#译码芯片 74LS138输输 入入输输 出出使使 能能选选 择择G1G1GG2A2A#GG2B2B#C CB BA AY Y7 7#Y Y6 6#Y Y5 5#Y Y4 4#Y Y3 3#Y Y2 2#Y Y1 1#Y Y0 0#1 10 00 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 00 01 11 1

7、1 11 11 11 11 10 01 11 10 00 00 01 10 01 11 11 11 11 10 01 11 11 10 00 00 01 11 11 11 11 11 10 01 11 11 11 10 00 01 10 00 01 11 11 10 01 11 11 11 11 10 00 01 10 01 11 11 10 01 11 11 11 11 11 10 00 01 11 10 01 10 01 11 11 11 11 11 11 10 00 01 11 11 10 01 11 11 11 11 11 11 1其其 它它X XX XX X1 11 11 11 11

8、 11 11 11 174LS138功能表 3、CPU 提供的信号线 数据线数据线 D15 D15D0D0 地址线地址线 A19 A19A0A0存储器或存储器或I/OI/O端口访问信号端口访问信号M/IO#M/IO#RD#RD#读信号读信号 WR#WR#写信号写信号 BHE#BHE#总线高字节有效信号总线高字节有效信号 4、8086系统的存储器接口设计基本技术 存储器地址译码电路的设计一般遵循如下步骤：存储器地址译码电路的设计一般遵循如下步骤：（1 1）根据系统中实际存储器容量，确定存储器）根据系统中实际存储器容量，确定存储器 在整个寻址空间中的位置；在整个寻址空间中的位置；（2 2）根据所选

9、用存储芯片的容量，画出地址）根据所选用存储芯片的容量，画出地址 分配图或列出地址分配表；分配图或列出地址分配表；（3 3）根据地址分配图确定译码方法；）根据地址分配图确定译码方法；（4 4）选用合适器件，画出译码电路图。）选用合适器件，画出译码电路图。例 51 ROM 扩展电路（P142）例 52 RAM 扩展电路（P144）六、现代内存芯片技术 1、静态RAM 同步同步同步同步SRAMSRAM 在统一时钟的控制下同步操作，在统一时钟的控制下同步操作，一般支持突发操作一般支持突发操作 FIFOFIFO 先进先出先进先出 Multi-SRAM Multi-SRAM 具有多数据端口具有多数据端口

10、非挥发非挥发 SRAM(NV SRAM)SRAM(NV SRAM)静态加后备电源静态加后备电源 类类SRAM SRAM 用动态用动态RAMRAM，内部加刷新电路，内部加刷新电路2、动态RAM FPM DRAMFPM DRAM 快速操作时维持地址不变，由连续快速操作时维持地址不变，由连续的的CAS#CAS#信号对不同的列地址进行操作；信号对不同的列地址进行操作；EDO DRAMEDO DRAM 省略了用于行地址建立和保持的省略了用于行地址建立和保持的时间以及行、列地址复合时间，以提高访问速度；时间以及行、列地址复合时间，以提高访问速度；SDRAMSDRAM 针对存储器访问的所有操作（地址译码、针

11、对存储器访问的所有操作（地址译码、数据的读出或写入等）均在统一时钟的控制下同数据的读出或写入等）均在统一时钟的控制下同步进行；步进行；RDRAM RDRAM（突发存取的高速动态随机存储器）突发存取的高速动态随机存储器）采用采用RambusRambus信号标准，允许多个设备同时以高速信号标准，允许多个设备同时以高速的带宽随机寻址存储器，进行高速数据传输的带宽随机寻址存储器，进行高速数据传输。DRAM内存条内存条的种类的种类SIMMSingle Inline Memory Module单列直插式内存模块72线：32位数据、12位行列公用地址、RAS#、CAS#等在Pentium微型机中必须成对使用DIMMDual Inline Memory Module双列直插式内存模块168线：64位数据、14位行列公用地址、RAS#、CAS#等可单数使用