02实验二--MSI译码器、数选器和全加器及其应用解析.ppt

《02实验二--MSI译码器、数选器和全加器及其应用解析.ppt》由会员分享，可在线阅读，更多相关《02实验二--MSI译码器、数选器和全加器及其应用解析.ppt（19页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、一、实验目的一、实验目的v1、掌掌握握MSI译译码码器器和和数数选选器器的的逻逻辑辑功功能能 和使用方法。和使用方法。v2、熟悉、熟悉MSI译码器、数选器的应用。译码器、数选器的应用。v3、学习全加器、半加器的灵活应用、学习全加器、半加器的灵活应用.实验二实验二 MSI译码器、数选器和全加译码器、数选器和全加器及其应用器及其应用二、实验原理二、实验原理1 1、译码器、译码器概念概念（特定含义：规则、顺序）（特定含义：规则、顺序）二进制代码二进制代码某种代码某种代码译译 码码编编 码码译码器译码器编码器编码器译码输入，二进制编码译码输入，二进制编码0-7依次对应依次对应8个输出个输出1、38译码

2、器译码器74LS138 八个输出端，低电平有效。八个输出端，低电平有效。译码状态下，相应输出端为译码状态下，相应输出端为 禁止译码状态下，输出均为禁止译码状态下，输出均为S1、使能输入使能输入,与与逻辑。逻辑。EN=1（EN=0，禁止译码，输出均为，禁止译码，输出均为)，译码，译码A0 A A2 2使能端的两个作用：使能端的两个作用：（1）消除译码器输出尖峰干扰）消除译码器输出尖峰干扰EN端的正电平的出现在端的正电平的出现在A0-A2稳定之后稳定之后EN端正电平的撤除在端正电平的撤除在A0-A2再次改变之前再次改变之前（2）逻辑功能扩展）逻辑功能扩展避免避免A0-A2在变化过程中引在变化过程中

3、引起输出端产生瞬时负脉冲起输出端产生瞬时负脉冲八中选一数据选择器八中选一数据选择器CT74LS151()八选一需三位地址码2、数据选择器、数据选择器分类：二选一、四选一、八选一分类：二选一、四选一、八选一 全加器是实现全加器是实现3、全加器的设计全加器的设计全加器逻辑符号全加器逻辑符号全加器真值表全加器真值表 输入输入 输出输出 Ai Bi Ci Si Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1一位二进制数一位二进制数一位二进制数一位二进制数低位来的进位低位来的进位相加

4、相加和和高位进位高位进位（一）加法器的功能与分类（一）加法器的功能与分类功能：功能：实现实现N位二进制数相加位二进制数相加按实现方法分类按实现方法分类：串行进位加法器、超前进位加法器：串行进位加法器、超前进位加法器（1）串行进位加法器）串行进位加法器如图：用全加器实现如图：用全加器实现4位二进位二进制数相加。制数相加。低位全加器进位输出低位全加器进位输出高位全加器进位输入高位全加器进位输入（2）超前进位加法器）超前进位加法器进位位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。加法器的逻辑符号加法器的逻辑符号:加数加数被加数被加数和和低位进位低位进位进位

5、进位返回芯片引脚图芯片引脚图P309应用N位加法运算、代码转换、减法器、十进制加法位加法运算、代码转换、减法器、十进制加法例例1.试用四位加法器实现试用四位加法器实现8421BCD码至余码至余3BCD码的转换。码的转换。解：余解：余3 3码比码比84218421码多码多3 3，因此：，因此：A A3 3-A-A0 0：84218421码码B B3 3-B-B0 0：00110011（3 3）CI CI0 0 ：0 0返回三、实验仪器及器材三、实验仪器及器材仪器：仪器：v数字逻辑电路实验箱数字逻辑电路实验箱v存储式数字示波器存储式数字示波器v函数发生器函数发生器器材：器材：v74LS138 三八

6、译码器（三八译码器（P308）1个个v74LS151 八选一数选器（八选一数选器（P308）1个个v74LS283 四位二进制全加器（四位二进制全加器（P309）1个个四、实验任务四、实验任务1 1、译码器、译码器74LS13874LS138逻辑功能测试；逻辑功能测试；2 2、数选器、数选器74LS15174LS151逻辑功能测试；逻辑功能测试；3 3、全加器全加器74LS28374LS283逻辑功能测试；逻辑功能测试；4、利利用用全全加加器器74LS28374LS283实实现现BCD码码到到余余3码码的的转换转换。v实验结果为功能异常时，要学会自己找原因：v 1、确认每根要使用的线都没断；v

7、 2、本次实验的每个芯片都要单独验证功能是否正常；v 3、检查系统连接是否完全是按照了要求的原理图v校正好示波器的2个输入通道信号的显示（标准信号）v为了便于观察输出信号是否与输入信号同相，应将输入信号（函数发生器信号）接示波器的一个引入端，输出信号（接示波器的另一个引入端。实验前的提示五、实验报告要求五、实验报告要求v1、画出实验电路，画出波形图对比，并标上、画出实验电路，画出波形图对比，并标上对应的地址码和输入输出端。对应的地址码和输入输出端。v2、按实验要求列表，记录实验数据和真值、按实验要求列表，记录实验数据和真值 表，对实验结果进行分析。表，对实验结果进行分析。v3、对实验中发现的问题进行讨论。、对实验中发现的问题进行讨论。六、实验预习要求六、实验预习要求v集成触发器及其应用集成触发器及其应用1 1、译码器逻辑功能测试、译码器逻辑功能测试返回2、数据选择器逻辑功能测试、数据选择器逻辑功能测试八选一数据选择器八选一数据选择器CT74LS151返回返回3、全加器逻辑功能测试、全加器逻辑功能测试