频率计设计报告.pdf

《频率计设计报告.pdf》由会员分享，可在线阅读，更多相关《频率计设计报告.pdf（15页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、频率计的设计报告 一 目录 单元电路设计.1 1 正弦信号产生电路.1 2整形电路的设计.2 3标准时基电路的产生.3 4 微分电路.3 5 计数模块.4 6自动换挡电路.5 7显示模块.7 心得体会.错误!未定义书签。附录.11 二，单元电路的设计 1,正弦信号产生电路 VCC9VVCC9VU8ALM324AD321141R9200R101kKey=A 50%D21N4148D31N4148R11100kC91nFC101nFR12100kKey=C50%R13100kKey=B50%R146.2kR176.2kR2020kR2120k3444VCC40VCC380U9BLM324AD561

2、147VDD-9VVDD-9V37U1BLM324AD561147R110kR25kR3100kKey=A50%150230VCC9VVCCVDD-9VVDD43360 利用 RC 桥式振荡电路，产生频率可调的正弦信号，再加以改进便可以输出频率和幅度都可以调的正弦信号了。振荡频率为 f=1/2IIRC R6,R7 为一同轴继电器，调节该继电器便可以使两电阻值同步改变，可以振荡频率从 012kh 变化，由于桥式电路对幅值的限制，特加跟随器与放大器来稳定及控制电压在 50mv 到 16.5v 变化 2，整形电路的设计 输入电路：由于输入的信号可以是正弦波。而后面的闸门或计数电路要求被测信号为矩形波

3、，所以需要设计一个整形电路，则在测量的时候，首先通过整形电路将正弦波波转化成矩形波。本次设计采用 555 施密特触发器对正弦波进行波形变换，。原理图如下：VCC5VA1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR1810kR1910kC1210nF047VCCC111uF46 555 定时器内部包含有两个电压比较器，一个 Rs 触发器，当输入信号 Vi 超过参考电平 2/3VCC 时，触发器复位，输出端输出低电平，当输入信号低于 1/3VCC 时，则输出端输出高电平，这样就实现了波形转换。3，标准时基电路的产生。A2555_VIRTUALGNDDISOUTRSTVC

4、CTHRCONTRIVCC5VC610nFR647kR739kR8100kKey=A50%C8100nFC710uF330805221VCC 本电路通过 555 多谐振荡器产生高电平为 1S 的脉冲，以该标准信号控制闸门电路的开与关，为计数器成功计数作下准备。Tw1=0.7*(R6+R8)*C7,tw2=0.7*R7*C7,占空比 P=ts1/(ts1+ts2)=(R6+R8)/(R6+R8+R7);本振荡电路中，tW1=1s（高）,tw2=0.25s（低）,p=0.8;4,微分电路 U5A74LS00DC16.8nFR1680 当与非门输入端有一个为 0 时，输出端为 1，电容 C1 两端电

5、压为 0，而当输入端全为 1 时，输出端为 0，由于电容 C1 两端的电压不能突变，故电容 C1的右端与电阻相接的一端输出为 0，但是这个低电平是不能长久的，电源 Vcc经 680 欧的电阻 R1 给电容 C1 充电，一段时间之后，电容 C1 的右端又恢复高电平。5，计数模块 计数芯片介绍 U174LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023 74LS90 芯片引脚图 74LS90 的逻辑功能表 复位输入 输出 R01 R02 R91 R92 QD QC QB QA 1 1 0 x 0 0 0 0 1 1 x 0 0 0 0 0 x x 1 1 1

6、0 0 1 x 0 x 0 计数 0 x 0 x 计数 0 x x 0 计数 x 0 0 x 计数 由功能表可知：当 R01 和 R02 都为 1 时，才具有清零功能，而当 R01 和 R02 中有一个为 0 时，清零都无效。R91 和 R92 的置 9 功能也是当 R91 和 R92 同时为 1 时置 9 才有效，而当 R91 和 R92 中只要有一个为 0 时置 9 都无效。当置 9 和清零都无效时。将输出端 QA 与 B 输入端相接，CLK 从 A 输入端输入就实现十进制加计数功能。计数模块原理图 R1680D11N4148C110nFU574LS90DQA12QB9QD11QC8INB

7、1R916R927R012INA14R023U674LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023U774LS90DQA12QB9QD11QC8INB1R916R927R012INA14R02310 1112214 1573161768021000VCC5VVCC计 数 器 最 高 位 溢 出译 码 器 输 入时 基 信 号译 码 器 输 入译 码 器 输 入19已 处 理 的 被 测 信 号 当时基信号到达时，1s 的高电平经 C2 使计数器的清零端瞬间清零。每次1s 的闸门时间开始的时候都将实现清零功能。由于 1N4148 的钳位保护作用，当1s

8、高电平到来时，高电平通过电阻接地对电容进行充电，充电过程中，计数器清零，充电完毕后，电容相当于一电源，电容左端相当于电源的负极，带负电荷，则 D1 从截止状态变为导通。由于 1N4148 的钳位保护作用，这时二极管两端电压为-0.7V，置零信号很快就消失，允许计数器计数。将 QA 接到 CLKB 的输入端，使 74LS90 构成十进制计数器。将 R91 接地，R92 接电源，使置 9 操作无效。当低位记到 9 时 QD=1，下一个计数脉冲到来的时候，计数器记满溢出，QD 由 10，产生的下降沿正好可以作为高一位的 CLK 输入。6，自动换挡电路（分频切换和小数点控制）本模块电路采用双 JK 触

9、发器 74LS112，通过控制其置 1 端，清零端，及 CLK端，实现分频切换和对小数点的控制。U4A74LS112D1Q51Q61PR41K21CLR151J31CLK1 74LS112 JK 触发器的逻辑功能表 输 入 输 出 SD RD CP J K Qn+1 Qn+1 0 1 X X X 1 0 1 0 X X X 0 1 0 0 X X X 1 1 0 0 Qn Qn 1 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 Qn Qn 1 1 X X Qn Qn CLK 端为下降沿触发 SD、RD 端异步置数和异步清零端，当其中一个有效时，即为低电平 0时，不管 CLK 脉冲

10、是否到来，都执行相应的置数或清零操作。J、K 端在 SD、RD端均无效的情况下，CLK 的下降沿到来时，若 J=1、K=0 则置 1；若 J=0、K=1 则清零；若 J=0、K=0 则保持；若 J=1、K=1 则翻转。U4A74LS00DU4B74LS00DU4C74LS00DU4D74LS00DU574LS90DR1680D11N41481618C110nFU6A74LS00DU6B74LS00DU6C74LS00DU6D74LS00DC210nFR26800U7A74LS112DU7B74LS112D0VCC5VVCC2014VCC5VR4680C36.8nFVCC2829VCC5VC56

11、.8nFC4100uFR568031322726译 码 器 消 隐 输 入 端最 高 位 QD溢 出 端 输 入最 高 位 QA溢 出 输 入小 数 点 控 制 端59时 基 信 号被 测 信 号时 基 信 号07252331011120VCC64低 位 计 数 器 脉 冲 输 入 555 时基电路输出的是占空比为 0.8 高电平为 1s 的矩形波，时基信号通过 U4D,U6B,U6D,及微分电路对 U78 进行瞬时置 1，置 1 后置 1 端又马上回到高电平，置 1 信号瞬时消失。与此同时，输入的高电平经 C1 使计数器的清零端清零。很快置零端又下降为低电平，置零信号很快就消失，允许计数器计

12、数。当被测信号 f100HZ 时，在计数过程中，计数最高位 Q0 端可能会为 1，当 Q0=1 时经与非门 U6C 后为低电平，将 JK 触发器 U4A 清零，同理清零信号也很快消失 则触发器 U7B 照样保持置 1 状态，即 Q=1，同理，分频器U5 不进行计数操作（即分频作用），计数模块计数。当被测信号，f999HZ 时，这时分频器 U5 就起作用了，这时 最高位计数端 Q3 由 1 变为 0，由于最高位计数端 Q3 直接跟 U7A 的脉冲输入端连接，相当于 U7A 来一个时钟脉冲，由于 U7A 的 J=0,K=0,则这个下降沿来时 U7AQ=1,Q=0,计数器 U5 的清零端和置 9 端

13、都置 1，无效，计数器 U5 开始计数，由 0 计到 9，即 QdQcQbQa 由 0000 变到 1001，每个时钟脉冲到来时加一。当计到 1001 时，再来一个脉冲，QD 由 1-0,恰好给了低位计数器一个有效的时钟脉冲，因此说频率大于 999HZ 时，分频器每计数十次，低位计数器才计数一次。与此同时，因为 U7AQ 直接跟数码管小数点位相连，最高位数码管显示小数点。这样就实现了，小数点与分频切换的同步进行了。在非计数过程中，即闸门时间到来之前，f100HZ 时，最高位数码管不能让它显示，这是通过控制译码器消隐端来实现的，U78 瞬间置 1 后，继续保持 1状态，经过 U6A 后，输出低电

14、平，消隐端有效，此时最高为数码管不显示任何数字。7，显示模块 译码器 CD4511 的介绍：U24511BP_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3 4511 芯片引脚图 4511 的逻辑功能表 输 入 输 出 LE BI LT D C B A a b c d e f g 显 示 X X 0 x x x x 1 1 1 1 1 1 1 8 X 0 1 x x x x 0 0 0 0 0 0 0 消 隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1

15、0 0 1 0 1 1 0 1 1 0 1 2 0 1 1 0 0 1 1 1 1 1 1 0 0 1 3 0 1 1 0 1 0 0 0 1 1 0 0 1 1 4 0 1 1 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 1 1 1 8 0 1 1 1 0 0 1 1 1 1 0 0 1 1 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消 隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消 隐 0

16、1 1 1 1 0 0 0 0 0 0 0 0 0 消 隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消 隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消 隐 0 1 1 1 1 1 1 0 0 0 0 0 0 0 消 隐 1 1 1 X X X X 锁 存 锁 存 由功能表可知：L T灯测试输入端，L T=“0”时，译码输出全为“1”，灯显示数字“8“BI消隐输入端，BI=“0”时，译码输出全为“0”，灯不显示任何数字。LE锁定端，LE=“1”时，译码器处于锁定（保持）状态，译码输出保持在 LE=“0”时的数值，LE=0 时为正常译码。A、B、C、DBCD 码输入

17、端 a、b、c、d、e、f、g译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。电路图：二，总原理图 000000000000000 本设计方案最大不足的是，若频率达到 1000HZ 之上，计数器会先计数 1000 次，显示最高位小数点之后，又重新从 0 计满期望值，这就相当于在测量 1KHZ 以上的频率时，多计数了 1000 次。本设计基本上满足了题目的要求，RC 桥氏振荡出来的正弦波，频率 1.3K 到 2.4K 可调，幅度可在最大不失真的条件下 50mv 到 20.5V 可调。频率可计范围为 15Hz 到 9999Hz 三，心得体会 本次竞赛让我们体味到设计电路、连接电路、调测电

18、路过程中的乐苦与甜。设计是我们将来必需的技能，这次电子竞赛恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆及网上查找资料到对电路的设计对电路的调试再到最后电路的成型，即便在不能做板的情况下，都对我们所学的知识进行了检验。在竞赛的过程中发现所学的数字电路的知识掌握的不牢。同时在设计的过程中，遇到了一些没怎么见过的元件，但是通过查找资料来学习这些元件的功能和使用。让我们明白制作过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试更是要一步一步来，千万不能急躁，也绝对不能在队友面前说丧气话，刚开始是在电脑上调试，比较慢，又要求我们有一个比较正确的调试方法，像把频率调准等等。这又要我

19、们要灵活处理，在不影响试验的前提下可以加快进度。合理的分配我们各自的时间与工作。在设计控制电路的时候，我们可以连接译码显示和计数电路，这是最难的部分，但也是这样最能加快完成的进度。最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。附录 1，设计所用元器件列表（4511 译码）元器件名称 个数 6800pF 2 0.01u 5 0.1u 13 100u（极性）1 10（极性）1 39 欧 1 200 欧 2 680 欧 6 1K 23 6.2k 2 10K 3 20k 2 47k 1 100k 1 10K 的电位器 3 20k 的同轴电位器 1 1N4148 3 555 2 4511 3 74LS00 2 74LS90 4 74LS112 1 LM324 1 数码管（共阴）3 2，仿真 565Hz 1222Hz 3，原理图 4，Pcb 板