异步时序电路学习教案.pptx

《异步时序电路学习教案.pptx》由会员分享，可在线阅读，更多相关《异步时序电路学习教案.pptx（54页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、会计学1异步时序电路异步时序电路第一页，共54页。异步时序电路的分类异步时序电路的分类(fn li)n n基本型异步时序电路基本型异步时序电路n n 没有触发器，依靠没有触发器，依靠(yko)电路反馈记忆电路反馈记忆状态，输入信号为电平型信号。状态，输入信号为电平型信号。n n脉冲性异步时序电路脉冲性异步时序电路n n 依靠依靠(yko)触发器记忆状态，输入为脉触发器记忆状态，输入为脉冲信号（时钟信号），但是没有统一的时钟，冲信号（时钟信号），但是没有统一的时钟，并且将时钟作为显式的输入对待。并且将时钟作为显式的输入对待。第1页/共54页第二页，共54页。5.1 基本型异步时序电路基本型异步时

2、序电路分析分析(fnx)n n基本型异步时序电路的模型基本型异步时序电路的模型(mxng)输入(shr)变量系统状态激励状态输出变量系统总态x1,.xm,y1,.yr第2页/共54页第三页，共54页。基本型异步时序逻辑模型基本型异步时序逻辑模型(mxng)的描述的描述n n基本型异步时序电路的稳定条件是基本型异步时序电路的稳定条件是基本型异步时序电路的稳定条件是基本型异步时序电路的稳定条件是y=Yy=Y。换句话说，在。换句话说，在。换句话说，在。换句话说，在系统达到系统达到系统达到系统达到(d do)(d do)稳定以后，稳定以后，稳定以后，稳定以后，Y Y和和和和y y总是相同的。总是相同的

3、。总是相同的。总是相同的。n n正因为如此，在基本型异步时序电路中不能将正因为如此，在基本型异步时序电路中不能将正因为如此，在基本型异步时序电路中不能将正因为如此，在基本型异步时序电路中不能将y y和和和和Y Y分别分别分别分别看作现态和次态。看作现态和次态。看作现态和次态。看作现态和次态。第3页/共54页第四页，共54页。基本型异步时序电路分析基本型异步时序电路分析(fnx)的例子的例子激励(jl)状态系统(xtng)状态假想的延时环节系统总态第4页/共54页第五页，共54页。y1y2Y1 Y2x1x2=00 x1x2=01 x1x2=10 x1x2=11000001101101010101

4、0110101010101111111111时的激励函数和系统(xtng)流程表稳定状态(zhungti)Y与y相同非稳定状态(zhungti)Y与y不同状态转换过程第5页/共54页第六页，共54页。状态(zhungti)转换图功能(gngnng)：类似抢答器初始(ch sh)总态第6页/共54页第七页，共54页。基本型异步时序电路状态基本型异步时序电路状态(zhungti)转转换的特点换的特点n n假定所有输入中每次只有一个假定所有输入中每次只有一个输入发生改变，所以输入发生改变，所以(suy)没没有类似有类似0011的状态转换。的状态转换。n n输入改变以后，到达的总态如输入改变以后，到达

5、的总态如果是不稳定总态，则状态转换果是不稳定总态，则状态转换过程将继续进行，直到到达稳过程将继续进行，直到到达稳定总态。定总态。第7页/共54页第八页，共54页。基本型异步时序电路分析基本型异步时序电路分析(fnx)的一般的一般过程过程激励方程(fngchng)输出方程(fngchng)状态(zhungti)流程表标出稳定状态(zhungti)状态转换图或时序图电路功能描述正确区分各变量之间的关系作状态转换图要包含所有稳定状态和所有转换途径作时序图时要考虑实际的输入情况结合实际的输入情况讨论电路的功能第8页/共54页第九页，共54页。另一个另一个(y)例子的分例子的分析析n n电路电路(din

6、l)激励(jl)状态输入输出第9页/共54页第十页，共54页。n n激励函数和状态激励函数和状态(zhungti)流流程表程表初始状态共有8个稳定(wndng)状态第10页/共54页第十一页，共54页。n n状态状态(zhungti)转换图转换图包含所有稳定状态(zhungti)和所有转换途径第11页/共54页第十二页，共54页。n n在特定输入条件在特定输入条件(tiojin)下下的时序图的时序图在输入(shr)x1x2=00,01,11,10,00,01,11,01,11,10,00,10,00序列下，x1x2y1y2=0000,0110,1111,1011,0000,0110,1111,

7、0101,1101,1000,0000,1000,0000第12页/共54页第十三页，共54页。n n功能描述功能描述(mio sh)n n若在输入若在输入x2为逻辑为逻辑1期间，输入期间，输入x1发生发生0到到1的变化（上升沿），的变化（上升沿），则在随后的则在随后的x1第一个逻辑第一个逻辑1期间期间输出等于逻辑输出等于逻辑0，其余时间均输，其余时间均输出逻辑出逻辑1。n n若输入若输入x2为逻辑为逻辑1，则无论输入，则无论输入x1如何变化，输出总是逻辑如何变化，输出总是逻辑1。第13页/共54页第十四页，共54页。5.2 基本型异步时序电路基本型异步时序电路中的竞争中的竞争(jngzhng

8、)与与冒险冒险n n竞争竞争竞争竞争(jngzhng)(jngzhng)的例的例的例的例子子子子第14页/共54页第十五页，共54页。发生发生(fshng)竞争的总态转换竞争的总态转换过程过程n n输入输入(shr)序列：序列：n n0010110111n n总态转换：总态转换：n n0000101111110110？第15页/共54页第十六页，共54页。临界临界(ln ji)竞争与非临界竞争与非临界(ln ji)竞争竞争n n基本型异步时序电路在某个基本型异步时序电路在某个(mu)输入作用下，从一个稳输入作用下，从一个稳定状态转换到另一个稳定状态定状态转换到另一个稳定状态时，如果有多于一个的

9、状态变时，如果有多于一个的状态变量需要同时发生变化，则称电量需要同时发生变化，则称电路存在竞争。路存在竞争。n n如果电路最终达到的稳定状态如果电路最终达到的稳定状态依赖于状态变量变化的次序，依赖于状态变量变化的次序，则称为临界竞争；则称为临界竞争；n n如果最终达到的稳定状态相同，如果最终达到的稳定状态相同，则称为非临界竞争。则称为非临界竞争。第16页/共54页第十七页，共54页。临界临界(ln ji)竞争的判别竞争的判别n n在状态转换表中选择一个稳定在状态转换表中选择一个稳定总态，然后从这个稳定状态向总态，然后从这个稳定状态向某个相邻列转移。某个相邻列转移。n n考察在该列内的状态转换过

10、程。考察在该列内的状态转换过程。若此转换过程中所有的转换途若此转换过程中所有的转换途径都能够到达同一个稳定状态，径都能够到达同一个稳定状态，则此转换过程不发生临界竞争。则此转换过程不发生临界竞争。n n改变输入变量以及改变输入变量以及(yj)改变改变初始稳定总态，重复上两步的初始稳定总态，重复上两步的判别。直至遍历从所有的稳定判别。直至遍历从所有的稳定总态出发的每种可能的转换途总态出发的每种可能的转换途径。径。第17页/共54页第十八页，共54页。临界临界(ln ji)竞争的例子竞争的例子1不同的转换次序(cx)导致不同的结果：临界竞争不同(b tn)的转换次序，相同的结果：非临界竞争第18页

11、/共54页第十九页，共54页。临界竞争临界竞争(jngzhng)的的例子例子2状态循环，无法达到最终(zu zhn)稳定状态。这是一种特殊的临界竞争第19页/共54页第二十页，共54页。临界临界(ln ji)竞争的消除竞争的消除n n在电路中插入可控延迟元件在电路中插入可控延迟元件 n n修改状态流程表中的非稳定状态，使得循环修改状态流程表中的非稳定状态，使得循环的结果到达目标状态的结果到达目标状态 n n采用采用(ciyng)相邻的状态分配来消除临界相邻的状态分配来消除临界竞争竞争 n n增加状态变量增加状态变量 第20页/共54页第二十一页，共54页。修改状态修改状态(zhungti)流流

12、程表程表有临界(ln ji)竞争无临界(ln ji)竞争修改原则：不改变最终结果在原问题中，11是对应于10的次状态，最终结果要求转换到11。第21页/共54页第二十二页，共54页。相邻的状态相邻的状态(zhungti)分配分配n n相邻(xin ln)状态：n n相邻(xin ln)状态分配：n n 使每个稳定态与它的激励态相邻(xin ln)，可以避免临界竞争。第22页/共54页第二十三页，共54页。n n相邻状态相邻状态(zhungti)分配的例分配的例子子当系统在状态A发生输入改变（0001）时，激励态为B，为了不发生临界(ln ji)竞争，要求A与B相邻。原始(yunsh)问题要求的

13、相邻关系相邻编码后的状态流程表第23页/共54页第二十四页，共54页。增加增加(zngji)状态变量状态变量n n原始(yunsh)问题原始问题的相邻关系复杂，无法采用相邻编码达到无临界(ln ji)竞争第24页/共54页第二十五页，共54页。n n增加状态变量后，做到相邻(xin ln)编码增加(zngji)了两个中间状态，使得所有状态转换都是相邻的第25页/共54页第二十六页，共54页。5.3 基本型异步时序电路设计基本型异步时序电路设计(shj)限制限制(xinzh)与要求与要求每次只允许一个输入变量发生改每次只允许一个输入变量发生改变变每次输入发生改变后，必须等待每次输入发生改变后，必

14、须等待电路稳定后方可允许下一个电路稳定后方可允许下一个输入发生变化输入发生变化无冒险无冒险无临界竞争无临界竞争 第26页/共54页第二十七页，共54页。基本型异步时序电路设计的一般基本型异步时序电路设计的一般(ybn)过程过程原始(yunsh)问题状态转换(zhunhun)图状态流程表化简状态分配激励函数输出函数逻辑图注意状态转换的相邻性，使得状态转换不发生临界竞争。不能存在冒险自然语言描述，也可以用波形图或其他方式描述第27页/共54页第二十八页，共54页。例例设计一个异步时序电路，它有两个设计一个异步时序电路，它有两个设计一个异步时序电路，它有两个设计一个异步时序电路，它有两个(lin)(

15、lin)输入端输入端输入端输入端x1x2x1x2，一个输出端，一个输出端，一个输出端，一个输出端z z。当输入。当输入。当输入。当输入x1x2=x1x2=0000时，输出时，输出时，输出时，输出z=0z=0。若在。若在。若在。若在x1x1由由由由0 0变变变变1 1时时时时x2x2已经已经已经已经是逻辑是逻辑是逻辑是逻辑1 1，即，即，即，即x2x2在在在在x1x1之前变为之前变为之前变为之前变为1 1，则输出，则输出，则输出，则输出z=z=x1x2x1x2。若。若。若。若x1x1在在在在x2x2之前变为之前变为之前变为之前变为1 1则输出则输出则输出则输出z=0z=0。第28页/共54页第二

16、十九页，共54页。状态状态(zhungti)转换图与状态转换图与状态(zhungti)流程表流程表由于不允许同时改变两个输入变量(binling)，这些状态不可能经过第29页/共54页第三十页，共54页。化简化简S0S2S1满足最小化、覆盖化和闭合性三个条件，从上述3个最大相容类中选择(xunz)3个子集A,B,G、C 和 D,E,F来作为化简后的状态,记为S0、S1和S2 第30页/共54页第三十一页，共54页。化简以后的状态化简以后的状态(zhungti)流程表流程表 状态状态激励态激励态输出输出x1x2=00 x1x2=01 x1x2=11 x1x2=10S0S0S0S1S20S1S0S

17、1S21S2S0S0S2S20第31页/共54页第三十二页，共54页。状态状态(zhungti)分配分配 状态状态y1y2激励态激励态Y1Y2输出输出zx1x2=00 x1x2=01x1x2=11x1x2=10S0 00000001100S1 010001111S3 11101S2 10000010100为了使状态相邻，增加(zngji)过渡状态第32页/共54页第三十三页，共54页。激励激励(jl)方程、输出方程和逻辑图方程、输出方程和逻辑图第33页/共54页第三十四页，共54页。5.4 脉冲型异步时序电路脉冲型异步时序电路的分析的分析(fnx)和设计和设计n n脉冲型异步时序电路与同步时序

18、电路的相同脉冲型异步时序电路与同步时序电路的相同脉冲型异步时序电路与同步时序电路的相同脉冲型异步时序电路与同步时序电路的相同点点点点n n都以触发器作为记忆单元都以触发器作为记忆单元都以触发器作为记忆单元都以触发器作为记忆单元n n都具有米利与摩尔两种模型，结构类似都具有米利与摩尔两种模型，结构类似都具有米利与摩尔两种模型，结构类似都具有米利与摩尔两种模型，结构类似n n脉冲型异步时序电路脉冲型异步时序电路脉冲型异步时序电路脉冲型异步时序电路n n触发器具有不同的时钟触发器具有不同的时钟触发器具有不同的时钟触发器具有不同的时钟n n时钟信号作为输入处理时钟信号作为输入处理时钟信号作为输入处理时

19、钟信号作为输入处理(ch(ch l l)n n同步时序电路同步时序电路同步时序电路同步时序电路n n全部触发器具有统一的时钟全部触发器具有统一的时钟全部触发器具有统一的时钟全部触发器具有统一的时钟n n时钟信号是默认的，不作为输入处理时钟信号是默认的，不作为输入处理时钟信号是默认的，不作为输入处理时钟信号是默认的，不作为输入处理(ch(ch l l)第34页/共54页第三十五页，共54页。脉冲脉冲(michng)型异步时序电路中的型异步时序电路中的时钟时钟n n时钟信号(xnho)的逻辑值在输入信号(xnho)变化的有效边沿为1，其余为0n n实际的输入信号(xnho)中，只要有效边沿符合要求

20、，信号(xnho)脉冲的宽度可以是任意值n n以下3组脉冲，对于上升沿触发的触发器而言，输入序列相同 第35页/共54页第三十六页，共54页。脉冲型异步时序电路分析脉冲型异步时序电路分析(fnx)的的例子例子n n激励方程激励方程激励方程激励方程(fngchng)(fngchng)与输出方程与输出方程与输出方程与输出方程(fngchng)(fngchng)n n触发器的输入方程触发器的输入方程触发器的输入方程触发器的输入方程(fngchng)(fngchng)cp1=x，cp2=xQ1 脉冲(michng)型异步时序电路的特点第36页/共54页第三十七页，共54页。n n状态方程状态方程在脉冲

21、(michng)型异步时序电路中触发器的cp表达式中，只有当表达式右端的逻辑函数产生对该触发器有效的触发时，表达式左边的cp=1。第37页/共54页第三十八页，共54页。n n状态状态(zhungti)转换表转换表 Q2Q1cp2cp1Q2(n+1)Q1(n+1)I=0I=1I=0I=10000010001010011011111001111001000011010I=1：输入(shr)x 的下降沿I=0：除了输入(shr)x 下降沿以外的所有时刻 第38页/共54页第三十九页，共54页。n n状态状态(zhungti)转换图和时序转换图和时序图图I=1第39页/共54页第四十页，共54页。脉

22、冲脉冲(michng)型异步型异步时序电路的设计时序电路的设计 原始(yunsh)问题分析状态(zhungti)转换图状态(zhungti)转换表化简状态分配激励函数逻辑图可能包含触发器的时钟信号的选择自然语言描述，也可以用波形图或其他方式描述输出函数第40页/共54页第四十一页，共54页。设计设计(shj)例例1n n试用试用试用试用T T触发器设计触发器设计触发器设计触发器设计(shj)(shj)满足下列功能的脉冲型满足下列功能的脉冲型满足下列功能的脉冲型满足下列功能的脉冲型异步时序电路。电路的功能描述是：只有当输入异步时序电路。电路的功能描述是：只有当输入异步时序电路。电路的功能描述是：

23、只有当输入异步时序电路。电路的功能描述是：只有当输入脉冲序列为脉冲序列为脉冲序列为脉冲序列为x1x1x2x1x1x2的情况下，在输入的情况下，在输入的情况下，在输入的情况下，在输入x2x2的同的同的同的同时输出时输出时输出时输出z z；其余情况下都没有输出。；其余情况下都没有输出。；其余情况下都没有输出。；其余情况下都没有输出。n nT T触发器是指只有一个触发器是指只有一个触发器是指只有一个触发器是指只有一个T T输入端的触发器。该触输入端的触发器。该触输入端的触发器。该触输入端的触发器。该触发器的状态方程如下：发器的状态方程如下：发器的状态方程如下：发器的状态方程如下：第41页/共54页第

24、四十二页，共54页。n n问题分析问题分析问题分析问题分析n n米利模型米利模型米利模型米利模型n n定义系统状态定义系统状态定义系统状态定义系统状态(zhungti)(zhungti)：n n状态状态状态状态(zhungti)A(zhungti)A：原始状态：原始状态：原始状态：原始状态(zhungti)(zhungti)；n n状态状态状态状态(zhungti)B(zhungti)B：已经输入序列为：已经输入序列为：已经输入序列为：已经输入序列为x1x1；n n状态状态状态状态(zhungti)C(zhungti)C：已经输入序列为：已经输入序列为：已经输入序列为：已经输入序列为x1x1x

25、1x1，在此状态，在此状态，在此状态，在此状态(zhungti)(zhungti)下输入下输入下输入下输入x2x2可可可可以产生输出。以产生输出。以产生输出。以产生输出。第42页/共54页第四十三页，共54页。n n状态状态(zhungti)转换图转换图注意：由于异步时序电路限制每次只有一个输入变量变化，所以(suy)从某状态出发的状态转换线的数目与输入变量的数目相等对比：同步时序电路一般是输入变量的组合第43页/共54页第四十四页，共54页。n n状态状态(zhungti)编码和状态编码和状态(zhungti)转换表转换表现态现态次态次态/输出输出y1y2Y1Y2/zx1x2x1x2AB/0

26、A/00001/000/0BC/0A/00110/000/0CC/0A/11010/000/1注意(zh y)：所有输入没有组合状态！第44页/共54页第四十五页，共54页。n n激励激励(jl)卡诺图和输出卡诺图卡诺图和输出卡诺图 y1y2Y1Y2/zx1x20001/000/00110/000/01010/000/1QQn+1t000011110101状态(zhungti)转换表T触发器的激励(jl)表激励卡诺图输出卡诺图注意：所有输入没有组合状态，卡诺圈不能将不同的输入圈在一起！第45页/共54页第四十六页，共54页。n n激励函数、输出激励函数、输出(shch)函数函数和逻辑图和逻辑图

27、 第46页/共54页第四十七页，共54页。设计设计(shj)例例2：异步：异步计数器计数器n n试用试用(shyng)JK触发器设计一触发器设计一个个12进制异步加法计数器进制异步加法计数器 n n问题分析问题分析计数器类问题具有(jyu)固定的时序，所以用时序图分析比较容易第47页/共54页第四十八页，共54页。n n状态状态状态状态(zhungti)(zhungti)转换表转换表转换表转换表状态状态y3y2y1y0Y3Y2Y1Y0S000000001S100010010S200100011S300110100S401000101S501010110S601100111S701111000S

28、810001001S910011010S1010101011S1110110000第48页/共54页第四十九页，共54页。n n电路电路(dinl)结构结构输出(shch)变量输入(shr)变量问题：每个触发器的时钟、激励如何获得？触发器0 触发器1 触发器2 触发器3第49页/共54页第五十页，共54页。n n时钟的选择时钟的选择(xunz)原则原则1、在触发器的状态发生改变时必须有时钟信号，并且该时钟信号具有相同的极性（即都是正跳变(tio bin)或者都是负跳变(tio bin)）。2、在触发器不发生状态改变时的时钟信号越少越好。以 y3 为例，cp3 必须在这两个时刻出现，必须具有相同

29、的极性，且越少越好。所以(suy)选 y1 作为 cp3。第50页/共54页第五十一页，共54页。n n本例时钟本例时钟(shzhng)的选择的选择cp0 =x,cp1 =y0,cp2 =y1,cp0 =y1 由于 Y0 在每个 cp0 有效时都翻转，所以触发器 0只要(zhyo)简单地接成 T触发器即可。同理，触发器 1 也只要(zhyo)简单地接成 T触发器。第51页/共54页第五十二页，共54页。n n激励激励(jl)卡诺图（触发器卡诺图（触发器2、触发器触发器3）此激励卡诺图的获得过程与同步时序电路的过程类似。不同之处在于：触发器2、触发器3的时钟是 y1的下降沿，而 y1的下降沿只有在状态S3、S7、S11才出现，所以(suy)在卡诺图中只有这3个状态有效，其余状态均作为任意态处理。第52页/共54页第五十三页，共54页。n n激励函数和逻辑图激励函数和逻辑图第53页/共54页第五十四页，共54页。