数字电路抢答器电路设计.pdf

《数字电路抢答器电路设计.pdf》由会员分享，可在线阅读，更多相关《数字电路抢答器电路设计.pdf（19页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、精品文档 1欢迎下载 数字电子技术课程设计报告 数字电路抢答器电路设计 专 业：电子信息工程 _ 班 级：_ 姓 名：_ 学 号：_ 指导教师：_ 精品文档 2欢迎下载 1.课程设计目的 抢答器电路设计方案很多，有用专用芯片设计的、有用复杂可编程逻辑 电路设计的、有用单片机设计制作的、也有用可编程控制器完成的，但由于专用 电路芯片通常是厂家特殊设计开发的，一般不易买到或价格较高，用其它方式设 计的需要设计者具有相应的理论知识，并要通过仿真器、应用软件、计算机等辅 助设备才能验证完成，不利于设计者的设计和制作。而有些实际竞赛的场合，只要满足显示抢答有效和有效组别即可，故我打算 不用所给的参考电路

2、，而用一片 74LS297（8位的数据锁存器）来实现此简易抢 答器的功能。这是一个显示方式简单、价格低廉、经济实用的抢答器。在要求不 高的场合，能完全符合需要 2、性能指标要求：（1）设计制作一个可容纳8组参赛的数字式枪答器，每组设置一个抢答按 钮供抢答者使用。（2）根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电 路、抢答者序号编码、译码和显示电路。（3）设计定时电路，声、光报警或音乐片驱动电路。（4）设计控制逻辑电路，起动、复位电路。（5）设计计分电路，犯规电路。精品文档 3欢迎下载 3.电路组成框图 如图3.1数字抢答器框图 如图3.1所示为总体方框图。其工作原理为：接通电源

3、后，主持人将开关拨 到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器 给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定 时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开 关。4.元器件清单 元件清单:74LS148 1 74LS279 1 74LS48 3 74LS192 2 NE555 2 74LS00 1 74LS121 1 510Q 2 主桔电歸-扩展电粽 精品文档 4欢迎下载 1KQ 9 4.7

4、kQ 1 5.1kQ 1 100k Q 1 10k Q 1 68k Q 1 15k Q 1 0.1uF 1 10uf 2 100uf 1 BUZZER（蜂鸣器）1 LED 3 开关 9 5.各功能块电路图 5.1 抢答器电路设计 参考电路如图5.11所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键 操作无效。工作过程：开关S置于清除端时，RS触发器的 端均为0,4个触 发器输出置0,使74LS148的=0,使之处于工作状态。当开关 S置于开始 时，抢答器处于等待工作状态，当有选手将键按下时（如按下 S5）,74LS148

5、 的输出 经RS锁存后，1Q=1,=1,74LS48处于工作状态，4 Q3 Q2 Q=1O1,经译码 显示为5。此外，1Q=1，使74LS148=1,处于禁止状态，封锁其他按键 的输入。当按键松开即按下时，74LS148的此时由于仍为1Q=1，使=1,所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者 精品文档 5欢迎下载 的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮 抢答。74LS148为8线3线优先编码器，表 5.12为其功能表。輸 入 输 出 政 1 X K X K X 1 1 1 1 1 Io 1 1 1 1 1 1 1 1 1 1

6、1 1 0 0 X X X X 0 0 0 0 0 1 0 X X X X 其 0 1 0 0 1 0 1 0 江 X X X 0 1 1 0 1 0 0 1 0 耳 X X 0 1 1 1 0 1 1 Ro 1 0 X X 0 1 1 1 1 1 0 0 0 1 0 x 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 如图5.12 74L148的功能真值表精品文档 6欢迎下载 J 如图5.11数字抢答器电路 由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间 电路对计数

7、器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电 路选用十进制同步加减计数器 74LS192进行设计，具体电路如图5.13所示。表 5.14为74LS192的真值表。LT T 开。Ass/丄 制 除 4+1关誹 74LS2T9 h卩 5 CT1 9 62 losoe r r I I r T r i K3 A1 4Q ZZ H 亞 YO YEX YS ST _ 74L5148 _ _ I?S B M D 12 n +精品文档 7欢迎下载 图5.14为74LS192的真值表 输入 输出 MR 非PL CPU CPD P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 X X X X X

8、 X X 0 0 0 0 O 0 X X D C B A D C B A O 1 1 X X X X 加计数 O 1 1 X X X X 减计数 5.2 报警电路 C J nJ 1 4 _LL 74LS192 5 +5V 7 _ 74LS192 I.D+5V BO LS48 Yfi A A Ai 龙軒到侶号 7 6 3 2 14TJIOI I 13 4LS48 Yg Aj 氏 Ai AQ 14J3910|1|15 +5V 如图5.13可与知识间的定时电路 精品文档 8欢迎下载 555定时器和三极管构成的报警电路如图 5.21所示。其中555构成多谐荡器，振荡频率fo=1.43/(RI+2R2)

9、C,其输出信号经三极管推动扬声器。PR 为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。5.3 时序控制电路 如图5.31 时序控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进入 正常抢答工作状态。当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。C2 lOOuT ItL BQ ltuF 精品文档 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停 止工作。根据上面的功能要求以及图5.11，设计的时序控制电路如图 5.31所示。图 中，门G1的作用是控制时钟信号CP的放行与禁止，门G

10、2的作用是控制74LS148 的输人使能端。图11、4的工作原理是：主持人控制开关从清除位置拨到 开始位置时，来自于图11、2中的74LS279的输出1Q=0,经G3反相，A=1,则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为1，门G2的输出=0，使74LS148 处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，1Q=1,经G3反相，A=0,封锁CP信号，定时器处于保持工作状态；同时，门G2的输出=1，74LS148处于禁止工作状态，从而实现功能的要求。当定时 时间到时，则定时到信号为0，=1，74LS

11、148处于禁止工作状态，禁止选手进 行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态 不变，从而实现功能的要求。集成单稳触发器74LS121用于控制报警电路及发 声的时间。5.4 电路仿真总图 经过以上各单元电路的设计，可以得到定时抢答器的整机电路，如图 糠 如图5.4电路仿真总图 5.4 111 J4L IM D 741 NID muu i ii U1M.札零阿口 r4LAlD I 1 1 I 1 J 1 I 精品文档 10欢迎下载 6各芯片的功能 6.1 74LS148 优先编码器 在优先编码器中，允许同时输入两个以上的编码信号。不过在设计优先编码 器已经将所有的输入

12、信号按 优先顺序排了队，当几个输入信号同时出现时，只 对其中优先权最高的一个进行编码 图6.1.1给出了 8线-3线优先编码器74LS148的逻辑图。如果不考虑由G1,G2和G3构成的附加控制电路只有图中虚线框以内的这一部分。从图6.1.1写出输出的逻辑式。即得到 打=（厶+厶+现+）S 6.1.1 为了扩展电路的功能和增加使用的灵活性，再 74LS148的 逻辑电路中附加 了由门G1,G2和G3组成的控制电路，其中S非为选通输入端。只有在 S非=0 的条件下，编码器才能正常工作。而在 S非=1时，所有的输出端均被封锁在高 电平。选通输出YS非和扩展端YEX非用于扩展编码功能。由图2-2-1可

13、知精品文档 11欢迎下载 从图6.1.1还可以写出=（心十厶+厶+厶+厶+6.1.3 这说明只要任何一个编码输入端有低电平信号输入，且S=1,YEx非即为低电 平。因此，说YEX非的低电平输出信号表示电路工作而且有编码输入。根据式（6.1.1）（6.1.2）和6.1.3，可以列出表6.1.4所示的74LS148的 功能表，它的输入和输出均以低电平作为有效信号。表6.1.474LS148的功能表 庐1 图6.1.18线-3线优先编码器74LS148的逻辑图 1 精品文档 12欢迎下载 输 入 输 岀 A 厶 召 4 蚣 匕 1 産 X X X X X 1 1 1 1 1()1 1 1 1 1 1

14、 1 1 1 1 1 O 1 0 工 X 工 X 工 産 0 0 0 0 1 0()X X X X X X O 1 O()1 1 0 0 X X X X X 0 1 1 0 1 0 1 0 0 X JC _r X 0 1 1 1 0 1 1 1 0 0 JC X O 1 1 1 1 1 0 0 0 0 X X 0 1 1 1 1 1 1 0 1 1 0 0 X 0 1 1 1 1 1 1 1 O 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 由表中不难看出，在S非=0电路正常工作状态，允许I。一17当中同时有几 个输入端为低电平，即有编码输入信号，I 7非优先权最高。I 0非

15、的优先权最低，当17非=0时。无论其余输入端有无输入信号（表中以 X表示），输出端只给出 I 7非的编码，即Y2非与Y非与Y0非=000。当I7非=1，I6非=0时，无论其余输入 端有无输入信号，只对I6非编码，Y2非与Y1非与Y0非=001。其余的输入状态不 在这里说了啊。表中出先的3中情况可以用YS非和的YEX非不同状加以区分。精品文档 13欢迎下载 74LS148管脚排列图 6.2 74LS297 芯片工作原理 6.21 74LS279 片具有锁存器的功能 其引脚图6.2.1如下图所示：74LS1485内部是4个基本RS触发器组成的。当有一个人优先抢答后其它的就不能抢答了。其它的虽然有电

16、平输入，但是输入 的电平保持原态不变，74LS279的内部的4个基本触发器的R输入端为高电平有 效。图6.2.1 74LS279的引脚图A和管脚图B-_纟4石近KK m叵0E區EBE 祁1S11S21Q2R2S2QGND VCC4S4R4Q_3S23S13R3Q 回回Hn回pras 3)12 3 45678 精品文档 14欢迎下载 6.22 74LS279 锁存电路器 锁存器电路可以用四R-S锁存器74LS279组成，74LS279是由四个基本的R-S 触发器构成的锁存电路，S非端为直接置“1”端，R非端为直接置“0”端通常 情况下输入端为高电平，触发器处于保持状态。锁存器参考电路如图6-2-

17、2所示。图中R非端接主持人控制开关，抢答前 控制开关使锁存器输出为0,S1非，S2非，S3非，S4非分别与编码器的输出 端A1,A2,A3和工作状态标志GS联接，当有抢答开关按下，编码器输出相应的 二进制代码，经锁存器保持抢答信息，编码器工作状态标志 GS使锁存器输出Q 为“1”，Q联接到编码器74LS148的输入使能端S封锁其它路输入，同时接译码 器电路74LS247的控制端BI非VRBQ当其为高电平时，译码器工作，当其为低 电平时，字型全“灭”，Q1,Q2 Q3与译码显示电路的输入端相连，控制开关为 支持人所设，S打向RESET端复位后才可以抢答。如图6-2-2 74LS297锁存器参考I

18、 CJ3 02 74IS279 10K 冏 53 R2 R1 :Y (t Y 5 1 1 IN WJ 控制开先 START5$lbsrrM：_ 1 厠n_険ibw仙比比_斗 M_r 1 _|FL_-H *1 p=0 n_ rl 1 s Srt)H J/lyrt_bp5lbenchiagLi rl l 过观察波型与灯的指示可以得出以下结论：1仿真抢答过程，假设由任一组别先按下抢答键，其余几组分别在之后任一 时刻按下。KEY_1在第一时刻输入高电平“1”表示1组先按下，其余各组分别 在之后抢答。由仿真结果可以看出 LED_1 一直保持高电平“1”不变，表示1组 别对应的LED灯点亮，获得抢答权。由

19、此可见，此电路实现了抢答的基本功能。2此电路主要芯片为2片74LS192是十进制同步加法/减法计数器，所以需 要同步时序脉冲的控制，所以输入为 1Hz的秒脉冲，以及主持人控制开关 FW俞 入为高电平“1”，使定时电路计数有效，观察输出信号H、L信号（已经大包），分别为高位的4位输出、低位的4位输出，打包成16进制输出，我们可以从仿 真电路图中直接看出结果：30-29-28-27-26.01、00 并且高位借位信号BO1从高电平“1”低电平“0”，实现了 30s定时的 功能，输出的借位脉冲可以给报警电路，使蜂鸣器报警。3从仿真图中可以直观地看出当 2号组别键按下时，对应的2号LED发光，再当主持人按下复位键J1时，LED灯熄灭，当复位键弹起时，即可以开始抢答。精品文档 19欢迎下载 欢迎您的下载，资料仅供参考!致力为企业和个人提供合同协议，策划案计划书，学习资料等等 打造全网一站式需求