微型计算机技术及应用.pptx

《微型计算机技术及应用.pptx》由会员分享，可在线阅读，更多相关《微型计算机技术及应用.pptx（97页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、微处理器的性能指标 字长 主频 第1页/共97页图2.1 8086的编程结构第2页/共97页1 1总线接口部件 4个段地址寄存器，CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器 16位的指令指针寄存器IP 20位的地址加法器 6字节的指令队列缓冲器第3页/共97页2.2.执行部件4个通用寄存器，即AX、BX、CX、DX4个专用寄存器，即BP、SP、SI、DI标志寄存器算术逻辑部件 第4页/共97页 标志寄存器；第5页/共97页根据功能，分为两类状态标志控制标志第6页/共97页状态标志 SFZFPFCFAFOF第7页/共97页控制标

2、志DFIFTF第8页/共97页3.80863.8086的总线周期的概念4个时钟周期，T1状态T2状态T3状态T状态T4状态第9页/共97页图2.2典型的8086总线周期序列第10页/共97页 最小模式和最大模式的概念最小模式最大模式两个协处理器数值运算协处理器8087输入/输出协处理器8089第11页/共97页 8086 8086的引脚信号和功能注意下列几点：8086的数据线和地址线是复用的，8086可用高8位传送1字节，也可用低8位传送1个字节，还可一次传送1个字RESET是系统复位信号第12页/共97页8086的引脚第13页/共97页引脚信号 GND、VCC 地和电源 AD15AD0 地址

3、/数据复用引脚，双向工作 A19/S6A16/S3 地址/状态复用引脚，输出 BHE/S7 高8位数据总线允许/状态复用引脚，输出 NMI 非屏蔽中断引脚,输入 INTR 可屏蔽中断请求信号,输入 RD读信号，输出 CLK)时钟，输入 RESET(reset)复位信号，输入 READY(ready)“准备好”信号，输入 TEST(test)测试信号，输入 MN/MX 最小和最大模式控制信号，输入第14页/共97页 最小模式最小模式信号 INTA 中断响应信号，输出 ALE 地址锁存允许信号，输出 DEN 数据允许信号，输出 DT/R 数据收发信号，输出 M/IO存储器/输入/输出控制信号，输出

4、 WR(write)写信号，输出 HOLD和HLDA 总线保持请求信号和总线保持响应信号第15页/共97页最小模式配置图第16页/共97页最小模式连接特点：MN/MX端接+5V 时钟发生器 地址锁存器存储器和外设较多时，需要总线收发器第17页/共97页M/IO、RD、WR信号的关系第18页/共97页图2.5 8284A和8086的连接第19页/共97页 最大模式（QS1、QS0 指令队列状态信号）第20页/共97页S2#、S1#、S0#总线周期状态信号第21页/共97页最大模式下的典型配置第22页/共97页总线控制器8288的连接第23页/共97页微型机系统主要操作 系统的复位和启动操作；暂停

5、操作；总线操作；中断操作；最小模式下的总线保持；最大模式下的总线请求/允许。第24页/共97页系统的复位和启动操作CS=FFFFHIP0000H第25页/共97页复位操作的时序。第26页/共97页总线读操作第27页/共97页写操作时序第28页/共97页中断操作和中断系统两大类：硬件中断；软件中断。第29页/共97页8086的中断分类第30页/共97页 中断向量和中断向量表第31页/共97页 硬件中断NMIINTR第32页/共97页硬件中断的响应和时序从数据总线上读取中断类型码，将其存入内部暂存器。将标志寄存器的值推入堆栈。把标志寄存器的中断允许标志IF和跟踪标志TF清零。将断点保护到堆栈中。找

6、到中断向量，转入相应的中断处理子程序第33页/共97页8086对中断的响应第34页/共97页中断响应要用两个总线周期。第35页/共97页可屏蔽中断时，CPU执行的总线时序：第1步，执行2个中断响应总线周期第2步，执行1个总线写周期第3步，将标志寄存器的中断允许标志IF和单步标志TF置成0第4步，执行1个总线写周期第5步，执行1个总线写周期第6步，执行1个总线读周期第7步，执行1个总线读周期第36页/共97页 中断处理子程序保护中断现场。设置中断允许标志IF来开放中断中断处理的具体内容 恢复寄存器 中断返回指令第37页/共97页软件中断的特点 中断类型码由指令提供。不执行中断响应总线周期。不受中

7、断允许标志IF的影响 执行软件中断时，对外部硬件中断请求的反映不同于硬件中断 软件中断没有随机性第38页/共97页最小模式下的总线保持总线保持请求/保持响应时序第39页/共97页最大模式下的总线请求/授权最大模式下的总线请求/允许/释放时序 第40页/共97页 8086 8086的存储器编址8086系统中存储器物理地址的计算方法 第41页/共97页复位后F F F F+0 0 0 0F F F F 0第42页/共97页图2.18 CS、DS、SS和其他寄存器组合指向存储单元的示意图第43页/共97页存储器中，有几个部分的用处是固定的：00000003FFH B0000HB0F9FH B8000

8、HBBF3FH FFFF0HFFFFFH 第44页/共97页 8086 8086的I/OI/O编址8086允许有65535(64K)个8位的I/O端口对I/O端口，可用两种方式进行编址：和存储器统一编址I/O独立编址第45页/共97页 32 位微处理器位微处理器Pentium的先进技的先进技术术1.先进的体系结构2CISC和RISC相结合的技术3.超标量流水线技术4.先进的分支预测技术第46页/共97页指令流水线的组成总线接口部件、指令预取部件、指令译码部件 执行部件 第47页/共97页Pentium的的三种工作方式，实地址方式保护方式虚拟8086方式 第48页/共97页 实地址方式的特点实地

9、址方式的特点 寻址机构、存储器管理、中断处理机构均和8086一样。操作数默认长度为16位。存储器容量最大为1MB，采用分段方式，每段大小固定为64KB。存储器中保留两个固定区域FFFF0HFFFFFH，00000003FFH。第49页/共97页保护方式的特点保护方式的特点 存储器用逻辑地址空间、线性地址空间和物理地址空间三种方式来描述。映像机制使逻辑地址空间大大超过实际的内存空间 既能进行16位运算，也能进行32位运算。第50页/共97页虚拟虚拟80868086方式方式特点 可以执行8086的应用程序。段寄存器的用法和实地址方式时一样，即段寄存器内容左移4位加上偏移量为线性地址。存储器寻址空间

10、为1MB，在分段基础上又分页，每页4KB。第51页/共97页实地址方式和虚拟8086方式区别：多任务问题 寻址空间问题。内存管理问题第52页/共97页 Pentium的原理结构的原理结构 总线接口部件 U流水线和V流水线 数据Cache 指令Cache 指令预取部件 指令译码器 控制ROM 分支目标缓冲器BTB 控制部件 浮点处理部件FPU 分段部件和分页部件寄存器组第53页/共97页 总线接口部件完成如下总线功能总线接口部件完成如下总线功能 地址驱动和传输。数据驱动。数据总线宽度控制。数据缓冲。总线操作的控制功能 奇/偶校验告示功能 Cache操作控制第54页/共97页PentiumPent

11、ium的主要部件和原理结构2.6Pentium的寄存器和相关机制第55页/共97页Pentium的寄存器组第56页/共97页Pentium的寄存器组包括 基本寄存器组。系统寄存器组；浮点寄存器组 第57页/共97页基本寄存器组 通用寄存器 指令指针寄存器和标志寄存器第58页/共97页标志寄存器第59页/共97页段寄存器和描述符以及保护方式的寻址机制第60页/共97页三种描述符表全局描述符表GDT局部描述符表LDT中断描述符表IDT第61页/共97页图2.26 保护方式下段地址的产生第62页/共97页段选择子包含3 3个部分的内容l描述符表指示标志TIl描述符索引DIl请求特权级RPL第63页/

12、共97页保护方式下段地址的产生第64页/共97页系统地址寄存器系统地址寄存器包括 GDTRIDTRTRLDTR第65页/共97页图2.274个系统地址寄存器的结构第66页/共97页控制寄存器第67页/共97页调试寄存器第68页/共97页状态寄存器第69页/共97页控制字寄存器第70页/共97页 Pentium的主要信号的主要信号第71页/共97页Pentium的主要信号的主要信号1.地址线及控制信号l A31A3 地址线。l AP 地址的偶校验码位。l ADS#地址状态输出信号。l A20M#A20以上的地址线屏蔽信号。l APCHK#地址校验出错信号。第72页/共97页Pentium的主要信

13、号的主要信号2.数据线及控制信号l D63D0 数据线。l BE7#BE0#字节允许信号。l DP7DP0 奇/偶校验信号。l PCHK#读校验出错。l PEN#奇/偶校验允许信号。第73页/共97页Pentium的主要信号的主要信号3.总线周期控制信号l D/C#数据/控制信号。l M/IO#存储器和I/O访问信号l W/R#读/写信号。l LOCK#总线封锁信号l BRDY#突发就绪信号l NA#下一个地址有效信号。l SCYC 分割周期信号。第74页/共97页Pentium的主要信号的主要信号4.Cache控制信号 l CACHE#Cache控制信号。l EADS#外部地址有效信号。l

14、KEN#Cache允许信号。l FLUSH#Cache擦除信号。l AHOLD 地址保持/请求信号。l PCD Cache禁止信号。l PWT 片外Cache的控制信号。l WB/WT#片内Cache回写/通写选择信号 l HIT#和HITM#Cache命中信号和命中Cache的状态信号 l INV 无效请求信号第75页/共97页Pentium的主要信号的主要信号5.系统控制信号INTRNMIRESETCLKINIT第76页/共97页Pentium的主要信号的主要信号6总线仲裁信号HOLDHLDABREQBOFF第77页/共97页Pentium的主要信号的主要信号7.检测与处理信号l BUSC

15、HK#l FERR#l IGNNE#l FRCMC#l IERR#第78页/共97页Pentium的主要信号的主要信号8.系统管理模式信号SMI#SMIACT#第79页/共97页Pentium的主要信号的主要信号9 测试信号l TCK l TDIl TDOl TMSl TRST#第80页/共97页Pentium的主要信号的主要信号10 跟踪和检查信号l BP3BP0l PM1PM0l BT3BT0 l IU和IV l IBT l R/S#l PRDY 第81页/共97页Pentium的几种总线状态 T1状态 T2状态 T12状态 T2P状态 TD状态 Ti状态 第82页/共97页总线状态之间的

16、转换第83页/共97页Pentium的总线周期的总线周期1)非流水线式读/写周期2)流水线式读/写周期3)突发式读/写周期第84页/共97页 非流水线式读/写周期第85页/共97页 流水线式读/写周期第86页/共97页 突发式读/写周期第87页/共97页Pentium的中断机制 仍为两大类硬件中断软件中断第88页/共97页异常和中断异常分为三类故障陷阱异常终止第89页/共97页Pentium的保留中断中断类型号含义中断类型号含义0123456789除数为0 中断单步中断非屏蔽中断断点中断溢出中断BOUND指令故障中断无效操作码中断浮点部件不可用中断双故障中断保留1011121314151617

17、.3132255无效任务状态段中断段不存在中断堆栈异常中断一般保护中断页故障中断保留浮点错误中断对准检查中断保留可屏蔽中断第90页/共97页中断描述符的通用格式 第91页/共97页中断向量和中断描述符第92页/共97页Pentium的的段页两级保护机制存储器的段级保护存储器的页级保护 第93页/共97页存储器的段级保护存储器的段级保护（1）段类型提供读/写保护 （2）界限和粒度提供范围保护（3）特权级对操作系统和驱动程序提供保护第94页/共97页存储器的页级保护存储器的页级保护(1)页的特权级提供页保护(2)标志R/W提供页面写保护第95页/共97页Itanium微处理器的特点微处理器的特点 可拥有三级Cache。Itanium 多个执行部件和多个通道。数量众多的寄存器。采用完全并行指令计算。采用新机制的分支预测技术。第96页/共97页感谢您的观看。第97页/共97页