集成电路 (5).ppt

《集成电路 (5).ppt》由会员分享，可在线阅读，更多相关《集成电路 (5).ppt（17页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 n n 第九章第九章 n专用集成电路设计专用集成电路设计 9.1 引言引言 n n集成电路，包括通用电路和专用电路，传统的集成电路，包括通用电路和专用电路，传统的集成电路，包括通用电路和专用电路，传统的集成电路，包括通用电路和专用电路，传统的制造方法都是人工完成版图设计后流片生产，制造方法都是人工完成版图设计后流片生产，制造方法都是人工完成版图设计后流片生产，制造方法都是人工完成版图设计后流片生产，这种方式又称为全定制电路的设计和生产。这种方式又称为全定制电路的设计和生产。这种方式又称为全定制电路的设计和生产。这种方式又称为全定制电路的设计和生产。n n全定制电路的设计从系统设计开始到版图设

2、计全定制电路的设计从系统设计开始到版图设计全定制电路的设计从系统设计开始到版图设计全定制电路的设计从系统设计开始到版图设计结束，这是电子系统的全程设计。结束，这是电子系统的全程设计。结束，这是电子系统的全程设计。结束，这是电子系统的全程设计。n n在晶体管级和版图级后端设计中，通过对晶体在晶体管级和版图级后端设计中，通过对晶体在晶体管级和版图级后端设计中，通过对晶体在晶体管级和版图级后端设计中，通过对晶体管级电路和布局线的优化设计，可以使最后的管级电路和布局线的优化设计，可以使最后的管级电路和布局线的优化设计，可以使最后的管级电路和布局线的优化设计，可以使最后的设计结果速度快、占用芯片面积小、

3、可靠性高，设计结果速度快、占用芯片面积小、可靠性高，设计结果速度快、占用芯片面积小、可靠性高，设计结果速度快、占用芯片面积小、可靠性高，芯片的性能指标一般要高于在芯片的性能指标一般要高于在芯片的性能指标一般要高于在芯片的性能指标一般要高于在PLDPLD上实现的系上实现的系上实现的系上实现的系统。统。统。统。n n然而，全程设计的投资大、时间长，因此只有然而，全程设计的投资大、时间长，因此只有然而，全程设计的投资大、时间长，因此只有然而，全程设计的投资大、时间长，因此只有那些市场需求量大的那些市场需求量大的那些市场需求量大的那些市场需求量大的ICIC，才考虑采用全定制方才考虑采用全定制方才考虑采

4、用全定制方才考虑采用全定制方式设计和生产。式设计和生产。式设计和生产。式设计和生产。n n目目目目前前前前，为为为为了了了了提提提提高高高高设设设设计计计计的的的的成成成成功功功功率率率率，即即即即使使使使是是是是全全全全定定定定制制制制设设设设计计计计，也也也也并并并并非非非非在在在在全全全全程程程程设设设设计计计计完完完完成成成成后后后后立立立立即即即即流流流流片片片片生生生生产产产产，而而而而是是是是将将将将设设设设计计计计实实实实现现现现分分分分成成成成两两两两个个个个阶阶阶阶段段段段进进进进行行行行。当当当当前前前前端端端端设设设设计计计计和和和和仿仿仿仿真真真真全全全全部部部部结结

5、结结束束束束后后后后，首首首首先先先先将将将将设设设设计计计计结结结结果果果果用用用用HDPLDHDPLD实实实实现现现现，以以以以验验验验证证证证系系系系统统统统的的的的实实实实际际际际性性性性能能能能。当当当当确确确确认认认认设设设设计计计计结结结结果果果果已已已已达达达达到到到到所所所所要要要要求求求求的的的的性性性性能能能能指指指指标标标标后后后后，再再再再进进进进行后端设计，组织流片生产。行后端设计，组织流片生产。行后端设计，组织流片生产。行后端设计，组织流片生产。n n全全全全定定定定制制制制电电电电路路路路（包包包包括括括括通通通通用用用用电电电电路路路路和和和和ASICASIC

6、）的的的的设设设设计计计计，可可可可以以以以采采采采用用用用随随随随机机机机逻逻逻逻辑辑辑辑设设设设计计计计、阵阵阵阵列列列列逻逻逻逻辑辑辑辑设设设设计计计计和和和和标标标标准准准准单元设计等方式。单元设计等方式。单元设计等方式。单元设计等方式。n n所谓随机逻辑是指数字逻辑设计的一种具体形所谓随机逻辑是指数字逻辑设计的一种具体形所谓随机逻辑是指数字逻辑设计的一种具体形所谓随机逻辑是指数字逻辑设计的一种具体形式，在这种设计方式中，按具体的设计要求把式，在这种设计方式中，按具体的设计要求把式，在这种设计方式中，按具体的设计要求把式，在这种设计方式中，按具体的设计要求把一些中小规模逻辑电路布局在版

7、图范围以内，一些中小规模逻辑电路布局在版图范围以内，一些中小规模逻辑电路布局在版图范围以内，一些中小规模逻辑电路布局在版图范围以内，并把它们连接起来。由于逻辑功能需要的多样并把它们连接起来。由于逻辑功能需要的多样并把它们连接起来。由于逻辑功能需要的多样并把它们连接起来。由于逻辑功能需要的多样性和这些逻辑电路在版图上布局的不规则性，性和这些逻辑电路在版图上布局的不规则性，性和这些逻辑电路在版图上布局的不规则性，性和这些逻辑电路在版图上布局的不规则性，使得电路的逻辑结构及连线呈现随机性。通常使得电路的逻辑结构及连线呈现随机性。通常使得电路的逻辑结构及连线呈现随机性。通常使得电路的逻辑结构及连线呈现

8、随机性。通常认为这种设计具有硅片利用率高，运算速度快认为这种设计具有硅片利用率高，运算速度快认为这种设计具有硅片利用率高，运算速度快认为这种设计具有硅片利用率高，运算速度快的优点。随机逻辑设计体现设计者的个性，一的优点。随机逻辑设计体现设计者的个性，一的优点。随机逻辑设计体现设计者的个性，一的优点。随机逻辑设计体现设计者的个性，一个有经验的设计者，可以获得良好的设计效果。个有经验的设计者，可以获得良好的设计效果。个有经验的设计者，可以获得良好的设计效果。个有经验的设计者，可以获得良好的设计效果。n n由于随机逻辑的非规则性，各功能电路和元件由于随机逻辑的非规则性，各功能电路和元件由于随机逻辑的

9、非规则性，各功能电路和元件由于随机逻辑的非规则性，各功能电路和元件的版图都需要单独设计，因此，版图设计周期的版图都需要单独设计，因此，版图设计周期的版图都需要单独设计，因此，版图设计周期的版图都需要单独设计，因此，版图设计周期长，改型困难。长，改型困难。长，改型困难。长，改型困难。n n 9.2 门阵列和门海阵列设计门阵列和门海阵列设计 n n阵列逻辑是结构化逻辑设计中广泛采用的电路阵列逻辑是结构化逻辑设计中广泛采用的电路阵列逻辑是结构化逻辑设计中广泛采用的电路阵列逻辑是结构化逻辑设计中广泛采用的电路形式，目前广泛采用的阵列形式有形式，目前广泛采用的阵列形式有形式，目前广泛采用的阵列形式有形式

10、，目前广泛采用的阵列形式有PLAPLA门阵列门阵列门阵列门阵列和门海阵列等。和门海阵列等。和门海阵列等。和门海阵列等。IOIO焊盘焊盘块块单元单元行行单元单元布线区布线区门门阵阵列列9.2.1 门阵列设计门阵列设计 n n门阵列是在一个芯片上把门电路排成阵列形式，门阵列是在一个芯片上把门电路排成阵列形式，门阵列是在一个芯片上把门电路排成阵列形式，门阵列是在一个芯片上把门电路排成阵列形式，门电路的构成是两对或三对共栅或不共栅的门电路的构成是两对或三对共栅或不共栅的门电路的构成是两对或三对共栅或不共栅的门电路的构成是两对或三对共栅或不共栅的P P型晶体管和型晶体管和型晶体管和型晶体管和N N型晶体

11、管，称为基本单元。型晶体管，称为基本单元。型晶体管，称为基本单元。型晶体管，称为基本单元。共栅四管单元电路及其版图共栅四管单元电路及其版图 不共栅四管单元电路及版图不共栅四管单元电路及版图 n n对于一些标准的逻辑门，如与非门、或非门、对于一些标准的逻辑门，如与非门、或非门、对于一些标准的逻辑门，如与非门、或非门、对于一些标准的逻辑门，如与非门、或非门、触发器等，可事先将若干个基本单元用确定的触发器等，可事先将若干个基本单元用确定的触发器等，可事先将若干个基本单元用确定的触发器等，可事先将若干个基本单元用确定的连线连接起来，构成连线连接起来，构成连线连接起来，构成连线连接起来，构成“宏单元宏单

12、元宏单元宏单元”，这样可以加，这样可以加，这样可以加，这样可以加快门阵列的设计过程。因为这时只需对快门阵列的设计过程。因为这时只需对快门阵列的设计过程。因为这时只需对快门阵列的设计过程。因为这时只需对“宏单宏单宏单宏单元元元元”进行布局，并在宏单元之间布线。进行布局，并在宏单元之间布线。进行布局，并在宏单元之间布线。进行布局，并在宏单元之间布线。n n布线通道是门阵列芯片的重要组成部分。布线通道是门阵列芯片的重要组成部分。布线通道是门阵列芯片的重要组成部分。布线通道是门阵列芯片的重要组成部分。n n门阵列设计的芯片面积利用率比较低。门阵列设计的芯片面积利用率比较低。门阵列设计的芯片面积利用率比

13、较低。门阵列设计的芯片面积利用率比较低。n n 9.2.2 门海阵列门海阵列 n n门海阵列（门海阵列（门海阵列（门海阵列（Sea-of-GateSea-of-Gate，简称为简称为简称为简称为SOGSOG）是为了是为了是为了是为了克服门阵列芯片面积利用率低的缺点而提出的克服门阵列芯片面积利用率低的缺点而提出的克服门阵列芯片面积利用率低的缺点而提出的克服门阵列芯片面积利用率低的缺点而提出的一种阵列结构。为了充分利用芯片的面积，将一种阵列结构。为了充分利用芯片的面积，将一种阵列结构。为了充分利用芯片的面积，将一种阵列结构。为了充分利用芯片的面积，将门阵列中的布门阵列中的布门阵列中的布门阵列中的布

14、 线通道去掉，线通道去掉，线通道去掉，线通道去掉，用基本单元占用基本单元占用基本单元占用基本单元占 据整个阵列分据整个阵列分据整个阵列分据整个阵列分 布区。布区。布区。布区。IO焊盘焊盘无无专门专门布线通布线通道的有道的有源区源区9.2.3 门阵列和门海阵列的设计流程门阵列和门海阵列的设计流程 利利利利用用用用门门门门阵阵阵阵列列列列和和和和门门门门海海海海阵阵阵阵列列列列设设设设计计计计ASICASIC，虽虽虽虽然然然然在在在在后后后后端端端端设设设设计计计计中中中中不不不不需需需需要要要要设设设设计计计计全全全全套套套套掩掩掩掩膜膜膜膜，但但但但还还还还是是是是需需需需要要要要完完完完成成

15、成成2424块块块块掩掩掩掩膜膜膜膜版版版版的的的的设设设设计计计计，因因因因此此此此，后后后后端端端端设设设设计计计计和和和和后后后后仿仿仿仿真真真真工作仍需完成。一般，在用门阵列或门海阵列实工作仍需完成。一般，在用门阵列或门海阵列实工作仍需完成。一般，在用门阵列或门海阵列实工作仍需完成。一般，在用门阵列或门海阵列实现现现现之之之之前前前前，都都都都已已已已经经经经用用用用PLDPLD器器器器件件件件作作作作了了了了样样样样机机机机试试试试验验验验，因因因因此此此此，可可可可以以以以利利利利用用用用PLDPLD的的的的设设设设计计计计结结结结果果果果，转转转转换换换换到到到到门门门门阵阵阵阵

16、列列列列或或或或门门门门海海海海阵列上。阵列上。阵列上。阵列上。门门门门阵阵阵阵列列列列（包包包包括括括括门门门门海海海海阵阵阵阵列列列列）的的的的电电电电路路路路结结结结构构构构简简简简单单单单，单单单单元元元元规规规规则则则则化化化化，设设设设计计计计比比比比较较较较容容容容易易易易。而而而而且且且且其其其其集集集集成成成成密密密密度度度度、功功功功耗耗耗耗、速速速速度度度度和和和和可可可可靠靠靠靠性性性性等等等等特特特特性性性性都都都都可可可可与与与与全全全全定定定定制制制制电电电电路路路路相相相相媲媲媲媲美美美美。同同同同时时时时，计计计计人人人人员员员员并并并并不不不不需需需需要要要

17、要了了了了解解解解很很很很多多多多版版版版图图图图设设设设计计计计知知知知识识识识，大大便利了用户的设计工作。大大便利了用户的设计工作。大大便利了用户的设计工作。大大便利了用户的设计工作。9.3 标准单元设计标准单元设计 n n标标标标准准准准单单单单元元元元法法法法设设设设计计计计是是是是一一一一种种种种常常常常用用用用的的的的集集集集成成成成电电电电路路路路设设设设计计计计方方方方法。法。法。法。n n所所所所谓谓谓谓标标标标准准准准单单单单元元元元，是是是是指指指指预预预预先先先先设设设设计计计计完完完完毕毕毕毕并并并并存存存存放放放放在在在在单单单单元元元元库库库库中中中中的的的的元元

18、元元件件件件，这这这这些些些些元元元元件件件件在在在在逻逻逻逻辑辑辑辑功功功功能能能能层层层层次次次次和和和和版版版版图图图图层层层层次次次次都都都都经经经经过过过过优优优优化化化化和和和和标标标标准准准准化化化化设设设设计计计计，标标标标准准准准单单单单元元元元的的的的逻逻逻逻辑辑辑辑符符符符号号号号及及及及电电电电学学学学特特特特性性性性存存存存入入入入逻逻逻逻辑辑辑辑库库库库中中中中，版版版版图图图图则则则则存存存存入版图库。入版图库。入版图库。入版图库。n n标标标标准准准准单单单单元元元元设设设设计计计计，就就就就是是是是在在在在设设设设计计计计中中中中用用用用图图图图形形形形或或或

19、或硬硬硬硬件件件件描描描描述述述述语语语语言言言言调调调调用用用用库库库库元元元元件件件件，在在在在布布布布局局局局布布布布线线线线阶阶阶阶段段段段，这这这这些些些些库库库库元元元元件件件件的的的的版版版版图图图图也也也也被被被被EDAEDAEDAEDA工工工工具具具具所所所所调调调调用用用用，进进进进行行行行自自自自动动动动布布布布局和布线。局和布线。局和布线。局和布线。n n单元库中的每个单元都具有单元库中的每个单元都具有单元库中的每个单元都具有单元库中的每个单元都具有3 3种描述方式：种描述方式：种描述方式：种描述方式：n n单元的逻辑符号（以字母单元的逻辑符号（以字母单元的逻辑符号（以

20、字母单元的逻辑符号（以字母L L为特征符），为特征符），为特征符），为特征符），n n单元的拓扑版图（以字母单元的拓扑版图（以字母单元的拓扑版图（以字母单元的拓扑版图（以字母OO为特征符），为特征符），为特征符），为特征符），n n单元的掩膜版单元的掩膜版单元的掩膜版单元的掩膜版 图（以字母图（以字母图（以字母图（以字母A A为特征符）。为特征符）。为特征符）。为特征符）。n n 反反相相器器单单元元反相器的反相器的逻辑符号逻辑符号反相反相器器的拓扑的拓扑图图反相器反相器的的掩掩膜膜版图版图标准单元设计的版图布置标准单元设计的版图布置 n n单元库一般包括单元库一般包括单元库一般包括单元库一般

21、包括有下列元件：有下列元件：有下列元件：有下列元件：小规模逻辑电路小规模逻辑电路小规模逻辑电路小规模逻辑电路中规模逻辑电路中规模逻辑电路中规模逻辑电路中规模逻辑电路各种宏单元模块各种宏单元模块各种宏单元模块各种宏单元模块 IPIP核核核核 为了便于布局和布为了便于布局和布为了便于布局和布为了便于布局和布线，线，线，线，SSISSI和和和和MSIMSI标准标准标准标准单元的版图都被设单元的版图都被设单元的版图都被设单元的版图都被设计成矩形状，版图计成矩形状，版图计成矩形状，版图计成矩形状，版图的高度相近或相等，的高度相近或相等，的高度相近或相等，的高度相近或相等，但宽度可以不同。但宽度可以不同。

22、但宽度可以不同。但宽度可以不同。功功 能能 模模 块块宏单元单元宏宏单元单元9.4 设计检验设计检验 n n对于对于对于对于ASICASIC的设计，当前端设计完成以后，还必的设计，当前端设计完成以后，还必的设计，当前端设计完成以后，还必的设计，当前端设计完成以后，还必须进行版图级的设计，因此，还应进行后端设须进行版图级的设计，因此，还应进行后端设须进行版图级的设计，因此，还应进行后端设须进行版图级的设计，因此，还应进行后端设计的检验，即版图验证和后仿真。版图验证包计的检验，即版图验证和后仿真。版图验证包计的检验，即版图验证和后仿真。版图验证包计的检验，即版图验证和后仿真。版图验证包括设计规则检

23、查（括设计规则检查（括设计规则检查（括设计规则检查（DRCDRC），），），），电学规则检查电学规则检查电学规则检查电学规则检查（ERCERC）和版图和版图和版图和版图-原理图一致性检查（原理图一致性检查（原理图一致性检查（原理图一致性检查（LVSLVS）。）。）。）。版版版版图验证的内容是针对版图设计中可能出现的几图验证的内容是针对版图设计中可能出现的几图验证的内容是针对版图设计中可能出现的几图验证的内容是针对版图设计中可能出现的几类设计错误确定的，这几种设计错误是几何设类设计错误确定的，这几种设计错误是几何设类设计错误确定的，这几种设计错误是几何设类设计错误确定的，这几种设计错误是几何设计

24、错误，电气设计错误和拓扑错误（布局和连计错误，电气设计错误和拓扑错误（布局和连计错误，电气设计错误和拓扑错误（布局和连计错误，电气设计错误和拓扑错误（布局和连线错误）。线错误）。线错误）。线错误）。9.4.1设计规则检查（设计规则检查（DRC）n n设设设设计计计计规规规规则则则则检检检检查查查查之之之之前前前前，要要要要进进进进行行行行大大大大量量量量几几几几何何何何图图图图形形形形的的的的运运运运算算算算（GOAGOA），包包包包括括括括算算算算术术术术运运运运算算算算、逻逻逻逻辑辑辑辑运运运运算算算算和和和和拓拓拓拓扑扑扑扑运运运运算算算算，以以以以获获获获得得得得版版版版图图图图几几几

25、几何何何何图图图图形形形形的的的的相相相相关关关关数数数数据据据据。图图图图形形形形的的的的算算算算术术术术运运运运算算算算求求求求得得得得几几几几何何何何图图图图形形形形的的的的长长长长、宽宽宽宽、间间间间距距距距、面面面面积积积积等等等等数数数数据据据据；拓拓拓拓扑扑扑扑运运运运算算算算主主主主要要要要有有有有包包包包含含含含、相相相相交交交交、接接接接触触触触、非非非非接接接接触触触触等等等等，可可可可以以以以获获获获得得得得图图图图形形形形拓拓拓拓扑扑扑扑结结结结构构构构方方方方面面面面的的的的数数数数据据据据（例例例例 如如如如 连连连连 接接接接）；布布布布 尔尔尔尔 运运运运 算

26、算算算 主主主主 要要要要 是是是是 与与与与（ANDAND）、或或或或（OROR）、非非非非（NOTNOT）、减（减（减（减（SUBSUB）、）、）、）、异或（异或（异或（异或（XORXOR）等。等。等。等。9.4.2 电学规则检查（电学规则检查（ERC）n n在电学规则检查之前，首先要进行电路网表提在电学规则检查之前，首先要进行电路网表提在电学规则检查之前，首先要进行电路网表提在电学规则检查之前，首先要进行电路网表提取（取（取（取（NPENPE），），），），即从版图提取出由其表示的电路网即从版图提取出由其表示的电路网即从版图提取出由其表示的电路网即从版图提取出由其表示的电路网表。所以表。

27、所以表。所以表。所以NPENPE实际上是将图形问题转换为网络问实际上是将图形问题转换为网络问实际上是将图形问题转换为网络问实际上是将图形问题转换为网络问题，以便于后继的电学规则检查和一致性检查。题，以便于后继的电学规则检查和一致性检查。题，以便于后继的电学规则检查和一致性检查。题，以便于后继的电学规则检查和一致性检查。n n器器器器件件件件的的的的识识识识别别别别，提提提提取取取取版版版版图图图图中中中中的的的的无无无无源源源源器器器器件件件件电电电电阻阻阻阻和和和和电电电电容、有源器件晶体管和二极管。容、有源器件晶体管和二极管。容、有源器件晶体管和二极管。容、有源器件晶体管和二极管。n n电

28、路连接信息的提取。电路连接信息的提取。电路连接信息的提取。电路连接信息的提取。n n器器器器件件件件参参参参数数数数的的的的提提提提取取取取，主主主主要要要要是是是是电电电电阻阻阻阻值值值值、电电电电容容容容值值值值、寄寄寄寄生电阻值和寄生电容值等生电阻值和寄生电容值等生电阻值和寄生电容值等生电阻值和寄生电容值等 9.4.3 版图与电路图一致性检查版图与电路图一致性检查(LVS)n nLVSLVS期期期期望望望望由由由由版版版版图图图图和和和和电电电电路路路路图图图图形形形形成成成成的的的的两两两两个个个个网网网网表表表表结结结结构构构构完完完完全全全全一一一一致致致致，版版版版图图图图与与与

29、与电电电电路路路路图图图图中中中中的的的的节节节节点点点点和和和和器器器器件件件件均均均均一一一一一一一一配配配配对对对对，如如如如果果果果二二二二者者者者不不不不一一一一致，则表明存在错误。致，则表明存在错误。致，则表明存在错误。致，则表明存在错误。n nLVSLVS错误类型主要有两类：不一致点和失配器件。错误类型主要有两类：不一致点和失配器件。错误类型主要有两类：不一致点和失配器件。错误类型主要有两类：不一致点和失配器件。n n不一致点分为节点不一致和器件不一致。不一致点分为节点不一致和器件不一致。不一致点分为节点不一致和器件不一致。不一致点分为节点不一致和器件不一致。n n节节节节点点点

30、点不不不不一一一一致致致致是是是是指指指指版版版版图图图图与与与与电电电电路路路路中中中中各各各各有有有有一一一一节节节节点点点点，两两两两者者者者所所所所连连连连器器器器件情况相似，但不完全相同。件情况相似，但不完全相同。件情况相似，但不完全相同。件情况相似，但不完全相同。n n器器器器件件件件不不不不一一一一致致致致是是是是指指指指版版版版图图图图与与与与电电电电路路路路中中中中各各各各有有有有一一一一器器器器件件件件，两两两两个个个个器器器器件件件件相相相相同，所接节点情况相似，但不完全相同。同，所接节点情况相似，但不完全相同。同，所接节点情况相似，但不完全相同。同，所接节点情况相似，但

31、不完全相同。n n失失失失配配配配器器器器件件件件是是是是指指指指有有有有的的的的器器器器件件件件在在在在版版版版图图图图中中中中存存存存在在在在但但但但在在在在原原原原电电电电路路路路中中中中没没没没有有有有，或在原电路中有的器件在版图中却没有。或在原电路中有的器件在版图中却没有。或在原电路中有的器件在版图中却没有。或在原电路中有的器件在版图中却没有。n n上上上上面面面面所所所所说说说说的的的的器器器器件件件件可可可可以以以以是是是是单单单单个个个个晶晶晶晶体体体体管管管管，还还还还可可可可以以以以是是是是各各各各种种种种组组组组合合合合结结结结构构构构。在在在在完完完完成成成成LVSLV

32、S后后后后要要要要根根根根据据据据检检检检查查查查结结结结果果果果所所所所报报报报告告告告的的的的各各各各种种种种错错错错误误误误，修改版图，直到无一错误存在。修改版图，直到无一错误存在。修改版图，直到无一错误存在。修改版图，直到无一错误存在。9.5 后仿真后仿真 n n在版图验证中，在版图验证中，在版图验证中，在版图验证中，EDAEDA工具从实际的物理版图中提取工具从实际的物理版图中提取工具从实际的物理版图中提取工具从实际的物理版图中提取一个实际电路，而且还提取出一些关键的电学参数，一个实际电路，而且还提取出一些关键的电学参数，一个实际电路，而且还提取出一些关键的电学参数，一个实际电路，而且

33、还提取出一些关键的电学参数，如如如如MOSMOS管的栅极电容，扩散区和连线的寄生电容和管的栅极电容，扩散区和连线的寄生电容和管的栅极电容，扩散区和连线的寄生电容和管的栅极电容，扩散区和连线的寄生电容和电阻等，因此，除了可以验证所设计的物理版图是电阻等，因此，除了可以验证所设计的物理版图是电阻等，因此，除了可以验证所设计的物理版图是电阻等，因此，除了可以验证所设计的物理版图是否能够实现原电路的功能外，还可以对包含寄生参否能够实现原电路的功能外，还可以对包含寄生参否能够实现原电路的功能外，还可以对包含寄生参否能够实现原电路的功能外，还可以对包含寄生参数的电路作进一步的仿真和分析，这一步工作就称数的

34、电路作进一步的仿真和分析，这一步工作就称数的电路作进一步的仿真和分析，这一步工作就称数的电路作进一步的仿真和分析，这一步工作就称为后仿真。为后仿真。为后仿真。为后仿真。n n在后仿真之前，首先应进行参数反注释，即将根据在后仿真之前，首先应进行参数反注释，即将根据在后仿真之前，首先应进行参数反注释，即将根据在后仿真之前，首先应进行参数反注释，即将根据版图分析计算得到的实际的电学参数值，加到相应版图分析计算得到的实际的电学参数值，加到相应版图分析计算得到的实际的电学参数值，加到相应版图分析计算得到的实际的电学参数值，加到相应电路的对应节点上。这时的电学参数已包含了寄生电路的对应节点上。这时的电学参

35、数已包含了寄生电路的对应节点上。这时的电学参数已包含了寄生电路的对应节点上。这时的电学参数已包含了寄生效应的影响，是芯片制成后的实际电学参数。然后，效应的影响，是芯片制成后的实际电学参数。然后，效应的影响，是芯片制成后的实际电学参数。然后，效应的影响，是芯片制成后的实际电学参数。然后，根据这些反注释的实际电学参数，在原电路上进行根据这些反注释的实际电学参数，在原电路上进行根据这些反注释的实际电学参数，在原电路上进行根据这些反注释的实际电学参数，在原电路上进行仿真分析。对于高速器件，芯片集成后的性能与分仿真分析。对于高速器件，芯片集成后的性能与分仿真分析。对于高速器件，芯片集成后的性能与分仿真分析。对于高速器件，芯片集成后的性能与分布参数关系密切，因此，后仿真是必需的。布参数关系密切，因此，后仿真是必需的。布参数关系密切，因此，后仿真是必需的。布参数关系密切，因此，后仿真是必需的。