09教案14(控制器).ppt

《09教案14(控制器).ppt》由会员分享，可在线阅读，更多相关《09教案14(控制器).ppt（79页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、计算机结构与逻辑设计计算机结构与逻辑设计吴键雄学院吴键雄学院09级级 2010.12（第十四次课）测验评述n设一设一6 6位逐次逼近位逐次逼近A/DA/D的基准的基准电压为电压为1616伏，输入模拟电压伏，输入模拟电压Vi=9.37Vi=9.37伏，请确定输出数据伏，请确定输出数据并排出该电路数码寄存器中并排出该电路数码寄存器中数据的时序表。数据的时序表。n错误很多错误很多n 反映一个问题反映一个问题学习时未与学习时未与电路相联系电路相联系n通病，是工科学习的大忌之通病，是工科学习的大忌之一一错误原因错误原因n没有与电路相联系没有与电路相联系 D A C数数据据寄寄存存器器+-控控制制 器器V

2、iVref比较器比较器(天平天平)寄存器寄存器(砝码砝码)输出电压输出电压(砝码总砝码总重重)B5 B4 B3 B2 B1 B0 Vr C1 0 0 0 0 0 8V 11 1 0 0 0 0 12V 01 0 1 0 0 0 10V 01 0 0 1 0 0 9V 11 0 0 1 1 0 9.5V 01 0 0 1 0 1 9.25V 1转换结果是转换结果是1 0 0 1 0 1不是求解结果，而是通过分析，从电路中读出结果。D A C数数据据寄寄存存器器+-控控制制 器器ViVref显显示示电电路路VrefB5 B4 B3 B2 B1 B0 Vr C1 0 0 0 0 0 8V 11 1

3、0 0 0 0 12V 01 0 1 0 0 0 10V 01 0 0 1 0 0 9V 11 0 0 1 1 0 9.5V 01 0 0 1 0 1 9.25V 1转换结果是转换结果是1 0 0 1 0 1不是求解结果，是要从电路中读出结果。1 0 0 1 0 1 D A C数数据据寄寄存存器器+-控控制制 器器ViVref输输出出寄寄存存器器第一次比较：第一次比较：9.378 比较结果比较结果=1第二次比较：第二次比较：9.3712 比较结果比较结果=0第三次比较：第三次比较：9.379 比较结果比较结果=1第五次比较：第五次比较：9.379.25 比较结果比较结果=1结果为结果为1001

4、01 D A C数数据据寄寄存存器器+-控控制制 器器ViVref输输出出寄寄存存器器输输出出寄寄存存器器nVm=16 V Vi=9.37Vn 16nS=V=0.25Vn 26n时序表时序表B5 B4 B3 B2 B1 B0 Vr C1 0 0 0 0 0 8V 11 1 0 0 0 0 12V 01 0 1 0 0 0 10V 01 0 0 1 0 0 9V 11 0 0 1 1 0 9.5V 01 0 0 1 0 1 9.25V 11 0 0 1 0 1 寄存器寄存器(砝码砝码)输出电压输出电压(砝码总重砝码总重)比较结比较结果果结果码结果码元元试探码试探码元元输出电压输出电压(砝码总重砝

5、码总重)比较结比较结果果寄存器寄存器(砝码砝码)输出电压输出电压(砝码总砝码总重重)试探码试探码元元结果码结果码元元试探码试探码元元寄存器寄存器(砝码砝码)试探码试探码元元结果码结果码元元控制器的作用n1.1.首先在数据寄存器中加上最高位试探首先在数据寄存器中加上最高位试探码元码元(其余为其余为0);0);n2.2.将每次试探比较的结果码元代替试探将每次试探比较的结果码元代替试探码元码元,并依次加上新试探码元并依次加上新试探码元;n3.3.试探结束试探结束,将最后一次比较结果装入数将最后一次比较结果装入数据寄存器据寄存器,停止比较并输出比较结果停止比较并输出比较结果16151413121110

6、090807060504030201001000001100001010001001001001101001011001011615141312111009080706050403020100误差逐次减小误差逐次减小逐次逼近逐次逼近错误表现错误表现B5 B4 B3 B2 B1 B0 Vr C1 0 0 0 0 0 8V 11 1 0 0 0 0 12V 01 0 1 0 0 0 10V 01 0 0 1 0 0 9V 11 0 0 1 1 0 9.5V 01 0 0 1 0 1 9.25V 1是试探码元是试探码元,不不是量化结果码元是量化结果码元B5 B4 B3 B2 B1 B01 0 0 0

7、 0 01 0 0 0 0 01 0 0 0 0 01 0 0 1 0 01 0 0 1 0 01 0 0 1 0 12。比较结果。比较结果不能即刻反不能即刻反映在数码寄映在数码寄存器中存器中同步的概念同步的概念1。没有。没有试探怎么试探怎么会得到结会得到结果？果？3 3。如果只存放比较结果，则应另用。如果只存放比较结果，则应另用一寄存器一寄存器.但连到但连到D/AD/A的寄存器仍然的寄存器仍然需要，因为比较电压依赖它产生。需要，因为比较电压依赖它产生。B5 B4 B3 B2 B1 B01 0 0 0 0 01 0 0 0 0 01 0 0 0 0 01 0 0 1 0 01 0 0 1 0

8、01 0 0 1 0 1有人认为，最后的比有人认为，最后的比较结果为较结果为0 0，与第，与第6 6步步不同，应当再加一行不同，应当再加一行。而比较结果为。而比较结果为1 1，数据不变，第数据不变，第6 6个数个数据就是最后结果。据就是最后结果。还是电路概念不清还是电路概念不清电路是死的，自己没有判电路是死的，自己没有判断能力，其判断必须通过断能力，其判断必须通过比较，需要增加电路和延比较，需要增加电路和延长处理时间。长处理时间。电路的时序是预电路的时序是预先设定好的，不先设定好的，不能因为结果或长能因为结果或长或短变化。或短变化。B5 B4 B3 B2 B1 B0 Vr C1 8V 11 1

9、 12V 01 0 1 10V 01 0 0 1 9V 11 0 0 1 1 9.5V 01 0 0 1 0 1 9.25V 11 0 0 1 0 1 寄存器中读不寄存器中读不出出用寄存器的输用寄存器的输出去产生模拟出去产生模拟电压，后面必电压，后面必须是须是0 0B5 B4 B3 B2 B1 B0 Vr C1 0 0 0 0 0 8V 1 0 0 0 0 0 12V 0 0 0 0 0 10V 0 1 0 0 9V 1 0 0 9.5V 0 1 9.25V 1B5 B4 B3 B2 B1 B01 0 0 0 0 01 1 0 0 0 01 0 0 0 0 01 0 1 0 0 01 0 0

10、0 0 01 0 0 1 0 01 0 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 1现代技术要现代技术要求处理过程求处理过程有规律有规律,则则管理方便，管理方便，电路简单电路简单,而不是根据而不是根据处理过程中处理过程中的现象随时的现象随时变更处理程变更处理程序序B5 B4 B3 B2 B1 B0 Vr C1 8V 11 1 12V 01 0 1 0V 01 0 0 1 9V 11 0 0 1 1 9.5V 01 0 0 1 0 1 9.25V 11 0 0 1 0 1 1 1。这是寄存器中的数据，不可能不完整或。这是寄存器中的数据，不可能不完整或有有存在存在2 2。寄存器中

11、的数据是通过。寄存器中的数据是通过D/AD/A产生产生VrVr的依据的依据B5 B4 B3 B2 B1 B0 Vr C1 0 0 0.0 0 8V 11 1 0 0.0 0 12V 01 0 1 0.0 0 10V 01 0 0 1.0 0 9V 11 0 0 1.1 0 9.5V 01 0 0 1.0 1 9.25V 11 0 0 1.0 1 为何加小数点？为何加小数点？要求得到一个与要求得到一个与输入模拟电压成输入模拟电压成正比的数据，这正比的数据，这个数据与输入电个数据与输入电压的绝对值大小压的绝对值大小无关无关 D A C数数据据寄寄存存器器+-控控制制 器器ViVref输输出出寄寄存

12、存器器 Q1 Q2 Q3 Q4 Q5 Q6 Q7CR M1 M0DSR DSL D1 D2 D3 D4 D5 D6 D7 1比比较较器器输输出出CP“1”“0”1 0 1 1 1 1 1 标志位标志位B5 B4 B3 B2 B1 B0 Q1Q2Q2Q4Q5Q6Q7 M1(Q7)M00 0 0 0 0 0 0 1 110 1 1 1 1 1 0 10 1 0 1 1 1 1 0 110 1 0 1 1 1 0 10 1 0 1 0 1 1 0 10 0 1 0 1 0 1 0 110 0 1 0 1 0 1 11 0 1 1 1 1 1 0 11 0 0 1 0 1把比较结果串行存入把比较结果串

13、行存入寄存器中，并行输出。寄存器中，并行输出。错误：错误：1.1.比较过程比较过程先高位后低位，此先高位后低位，此处相反。处相反。2 2：第二次变换：第二次变换的末位数码未知。的末位数码未知。改用左移电路改用左移电路预置码及标志位位置预置码及标志位位置更改更改起始起始预置预置右移右移结果结果预置预置一位同学做了四舍五入方案n量化刻度应比只舎不入小量化刻度应比只舎不入小S/2 (不是大不是大)n上次讨论如何实现四舍五入方案时有错，上次讨论如何实现四舍五入方案时有错，应在应在D/A电路的求和放大器输入端加反方电路的求和放大器输入端加反方向的电流向的电流I0/2数据寄存器与控制电数据寄存器与控制电路

14、的设计路的设计1000101100010111011110000010/0/0/0/1/1/1/1/0100111111101011000/0/0/1/1/1/X B2n B1n B0n B2n+1 B1n+1 B0n+10 0 0 0 0 0 0 1 0 0 00 0 1 0 0 0 10 0 1 1 0 1 00 1 0 0 0 1 00 1 0 1 1 0 00 1 1 0 1 0 10 1 1 1 1 1 01 0 0 0 1 0 0 1 0 0 11 0 1 0 0 1 11 0 1 1 0 1 11 1 0 0 1 1 01 1 0 1 1 0 11 1 1 0 1 1 11 1

15、1 1 1 1 1 B1nB0nXB2n 00 01 11 00 00 0 1 0 01 1 0 1 0 11 1 0 1 1 10 0 1 1 B1n+1X B2n B1n B0n B2n+1 B1n+1 B0n+10 1 0 0 0 1 00 1 1 0 1 0 10 1 1 1 1 1 0 0 1 0 1 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 1 00 0 0 1 0 0 00 0 0 0 1 1 0 0 1 1 01 1 1 0 1 1 111 1 1 1 1 1 21 1 0 1 1 0 1 30 1 0 0 1 1 1 0 1 1 0 1 11.1 0 0 1

16、 0 0 12.1 0 0 0 1D C11D C11D C1 校校 正正 网网 络络1D C1 D/A比较器输出控制电路的设计控制电路的设计去比较器去比较器 数据寄存器数据寄存器控制 寄存器 校正原理n1.未校正时，寄存器与控制寄存器相同，即控制寄存器为未校正时，寄存器与控制寄存器相同，即控制寄存器为1的触发器，其对应的寄存器输出为的触发器，其对应的寄存器输出为1；n2.控制寄存器的触发器为控制寄存器的触发器为0，下一位触发器为，下一位触发器为1，对应的寄，对应的寄存器输出等于比较器比较结果；存器输出等于比较器比较结果；n3.控制寄存器的触发器为控制寄存器的触发器为0，下一位触发器也为，下一

17、位触发器也为0，即已校，即已校正，对应的寄存器保持不变；正，对应的寄存器保持不变；n结论：寄存器的触发器在控制寄存器对应的触发器以及其结论：寄存器的触发器在控制寄存器对应的触发器以及其下一位触发器为下一位触发器为1时激活，其他时间闭锁。时激活，其他时间闭锁。校正原理校正原理1D C11Q1QK1QK2CP1QK1 X可用软件实现可用软件实现n如在一串行传送的系统采用如在一串行传送的系统采用图图6.476.47的规定的规定,问此电路应如问此电路应如何设计何设计?画出框图并解释其画出框图并解释其工作原理（多种方法）工作原理（多种方法）休止休止起始位？起始位？移位输入移位输入移位移位=8=8？终止位

18、终止位2 2位位?yesnoyesyesnono8 8位移位寄存器位移位寄存器M8M8计数器计数器触发器触发器M2M2计数器计数器n同步方法同步方法:n 设计一个时序机设计一个时序机n 休止休止起始位起始位移位输入移位输入移位移位=8=8？终止位终止位2 2位位?yesnoyesyesnono8 8位移位寄存器位移位寄存器M8M8计数器计数器M2M2计数器计数器信号移位计数1进位输出进位输出计数2CP控控制制器器移位计数1计数2移位计数1移位终止计数2进位出1进位出2清零异步方法异步方法:1111位移位寄存器位移位寄存器触发器触发器8 8位位寄存器寄存器 0 1 1 1 1 1 1 1 1 1

19、 1 1.先置数先置数触发器置触发器置02.初始信号到触发器置触发器置13.移位 11位寄存器位寄存器4.0移至最右端，检测为0读数检测Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9O0 O1 O2 O3 O4 O5 O6 O71 1 1 1 1 1 1 1 1 1DATA读出读出 置数置数读出与置数皆是低电平有效。当起始字读出与置数皆是低电平有效。当起始字0到达到达Q8时，发出读出命令，在时钟信号时，发出读出命令，在时钟信号的上升沿将的上升沿将Q0Q7存入存入O0O7，再过，再过一个周期，将一个周期，将Q0Q7置成全置成全1。D0 D1 D2 D3 D4 D5 D6 D7 D8O

20、0 O1 O2 O3 O4 O5 O6 O70 1 1 1 1 1 1 1 1DATA读出并读出并置数置数对象是连续传送的数据（无起始对象是连续传送的数据（无起始字和终止字）字和终止字）关于双积分四舍五入方案关于双积分四舍五入方案12345123465 自学检查自学内容(思考题思考题)7.1n简单指令的结构是怎样的简单指令的结构是怎样的?为为什么什么?n基于这样的结构基于这样的结构,应安排哪些应安排哪些硬件硬件?n操作数和某些运算过程中产生中间数据操作数和某些运算过程中产生中间数据都放在内存的某个指定的单元中，这些都放在内存的某个指定的单元中，这些单元的地址是程序员在编程时分配的，单元的地址是

21、程序员在编程时分配的，其内容可能经常变化，所以不可能为每其内容可能经常变化，所以不可能为每一个运算安排一条指令。且一条指令的一个运算安排一条指令。且一条指令的长度有限（长度有限（16位，位，32位），如用操作数位），如用操作数代替操作数地址，则操作数的位数太少，代替操作数地址，则操作数的位数太少，影响其精度。影响其精度。操作码操作码 操作数地址操作数地址 操作码操作码 操作数地址操作数地址操作码寄存器操作码寄存器 OPR存储器地址寄存器存储器地址寄存器 MAR翻译（解释）翻译（解释）提取操作数提取操作数控制器设计的指导思想控制器设计的指导思想n程序由一条条指令组成，每条指令由若程序由一条条指令

22、组成，每条指令由若干操作按一定顺序执行。干操作按一定顺序执行。n这些操作的基本特点是一个（或几个）这些操作的基本特点是一个（或几个）数据从一个（或几个）寄存器经过处理数据从一个（或几个）寄存器经过处理传送到另一个寄存器。传送到另一个寄存器。n控制器每个时钟周期发出一个或几个命控制器每个时钟周期发出一个或几个命令去控制这些操作的运行。令去控制这些操作的运行。n控制器实际就是一个按设定的算法发出控制器实际就是一个按设定的算法发出操作命令的时序机。操作命令的时序机。n执行指令的节拍是如何安排执行指令的节拍是如何安排的？为什么？的？为什么？n指导思想指导思想对任何指令，根据其执行流对任何指令，根据其执

23、行流程的程的共性共性，求得一个，求得一个共同共同的节拍顺序。的节拍顺序。n 提取指令提取指令解释指令解释指令执行指令执行指令n R R 1 OPR 1 OPR MBRn （MBR MBR MEM MEM）n 准备下一条指令地址准备下一条指令地址 PC PC+1n 准备取操作数准备取操作数 MAR MBRn 以上为任何指令的共同部分以上为任何指令的共同部分指令周期指令周期n执行周期（执行周期（E周期）周期）各不相同各不相同n对运算指令（加、减、清加）对运算指令（加、减、清加）n 取操作数取操作数送送B寄存器寄存器与累加器与累加器相加送累加器相加送累加器准备提取下一条指令准备提取下一条指令n对存数

24、指令对存数指令n 写存储器写存储器准备提取下一条指令准备提取下一条指令n为方便节拍安排，统一定为为方便节拍安排，统一定为4步步n IT0IT1IT2IT3n ET0ET1ET2ET3n分两个周期的目的分两个周期的目的便于加新指令便于加新指令n对这样的具有固定节拍的控制器，其时对这样的具有固定节拍的控制器，其时序机使用能产生下面波形的节拍发生器序机使用能产生下面波形的节拍发生器就可以了。就可以了。n请设计节拍发生器请设计节拍发生器n1-小周期（模小周期（模4）n 方法方法1 计数器计数器+译码器译码器n 方法方法2 环行计数器环行计数器n 方法方法3n2-大周期大周期 I 和和 E，也可用一也可

25、用一个触发器实现个触发器实现n解读图解读图7.37.3n ALU ALU 的运行过程的运行过程n 各单元的作用各单元的作用n 位与位之间的连接位与位之间的连接n nALU ALU 的运行特征的运行特征?l以寄存器之间的数据传送为核心以寄存器之间的数据传送为核心,每个节拍执行一次传送每个节拍执行一次传送(操作操作),),安排一个命令安排一个命令,这些命令按一定这些命令按一定顺序执行。顺序执行。n控控制制单单元元中中有有哪哪些些寄寄存存器器？它它们们的的作作用用如如何何？各各与与哪哪些些器器件件有有信信息息传传递递关关系系？传传递递方方向向如如何何？（也也就就是是每每个个寄寄存存器器将将完完成成哪

26、哪些些微微操操作作，用用RTLRTL语语言言描描述述）？每每个个寄寄存存器器应应受受什什么么控控制制信信号号控控制制？n什么是指令的周期和节拍什么是指令的周期和节拍n这这些些周周期期和和节节拍拍是是如如何何定定时时的？的？n说说出出四四条条普普通通指指令令的的操操作作程程序并用序并用RTLRTL流程图表示。流程图表示。n控制信号如何产生？控制信号如何产生？n解读图解读图7.87.8n组合电路控制器组合电路控制器节拍信号节拍信号（ITiITi）与译码器输出（与译码器输出（ADDADD、SUBSUB、CLACLA、STOSTO等）组合成若干等）组合成若干命令控制信号的传送。命令控制信号的传送。OP

27、R译译码码器器ADDSUBCLASTO n有有哪哪些些无无操操作作指指令令?其其执执行行过过程程与其他算术指令有何区别与其他算术指令有何区别?nSKIPSKIPnJAMPJAMPnBRANCHBRANCHn只有只有I I周期，无周期，无E E周期周期n叙述移位指令的执行过程叙述移位指令的执行过程l移位操作移位操作循环操作循环操作另开一周期另开一周期n若若将分支指令加入图将分支指令加入图7.87.8所示所示之组合电路控制器中，应怎样之组合电路控制器中，应怎样安排安排?n 以以SKIPSKIP指令为例指令为例:n先观察它与原有的指令有何不先观察它与原有的指令有何不同同?ADD SKIPIT0 R

28、1 R 1 IT1 OPR MBR OPR MBR IT2 IC IC+1 IC IC+1IT3 MAR MBR MAR IC I 0,E 1&IT3&1&SKIP IC INTO MAADDSUBCLASTOSET E RESET I MB INTO MA IT3SET E RESET I MB INTO MA&n微程序控制器与组合电路控制器的微程序控制器与组合电路控制器的区别在哪里？区别在哪里？组合电路控制器组合电路控制器 微程序控制器微程序控制器控制过程控制过程 节拍信号控制节拍信号控制固定固定 微程序安排微程序安排任意任意操作命令操作命令 节拍信号与译码节拍信号与译码 ROM的输出的输

29、出 组合产生组合产生 宏宏指令指令指令指令微指令微指令某个运算某个运算操作操作微操作微操作指令指令微指令微指令 操作码操作码 操作数地址操作数地址微指令跳转地址微指令跳转地址 微操作命令码微操作命令码n解读图解读图7.107.10操作码操作码 000 C15，C231 C21，C232 C253 01010020C18，C2321C8,C15,C2322C14,C22,C2323C11,C2324C19,C26250 操作码操作码:010 C15，C231 C21，C232 C254011001525 C18，C2326 C8,C15,C2327 C14,C22,C2328 C12,C2329

30、C19,C26300n在图在图7.107.10中增加跳转指令。中增加跳转指令。确定分支指令的操作码确定分支指令的操作码06060 C15（R 1）C23（ICR ICR+1）1 C21（OPR MBR）C232 C25（ICR ICR+OPR+1）下一微指令地址下一微指令地址 2+6+1=99 （下一微指令地址（下一微指令地址，设为，设为50）110010 0000000000000000000050000000 00000000000000001000实现实现IC IC+1 或或IC MBR实现实现MA IC，下下一微地址为一微地址为051 000000 010000000000000000

31、00&1ACnFRAC 1 第八章第八章 小结小结n一，计算机结构与组成的区别一，计算机结构与组成的区别n结构结构程序员所必须了解的，程序员所必须了解的，与结构有关的内容。（指令字长，与结构有关的内容。（指令字长，指令数，数据字长，编码方式，指令数，数据字长，编码方式，存储器组织，接口方式等）存储器组织，接口方式等）n组成组成硬件结构硬件结构n二、如何提高计算机的运算速度和运算二、如何提高计算机的运算速度和运算能力？能力？n充分利用充分利用CPUCPU的处理速度的处理速度n充分利用充分利用CPUCPU的处理能力的处理能力充分利用充分利用CPUCPU的处理速度的处理速度n单程序单程序多程序多程序

32、n 单指令单指令多指令（流水线）多指令（流水线）n n多多程序运行程序运行n 单单程序程序访问外设访问外设多程序多程序程序程序1 1程序程序2 2程序程序3 3等待时间等待时间对每一条指令对每一条指令,时间加长了时间加长了,但总体速度得以提高但总体速度得以提高n多多指令运行指令运行FIFIDIDIEIEILOLOGOAGOAR 1 提取指令提取指令 FIOP MB 解释指令解释指令 DIIC IC+1MA MB 产生操作数地址产生操作数地址 GOAR 1BR MB 置操作数置操作数 LOA A+B 执行指令执行指令 EIMA ICFIFIDIDIEIEILOLOGOAGOAFIFIDIDIEI

33、EILOLOGOAGOAFIFIDIDIEIEILOLOGOAGOAFIFIDIDIEIEILOLOGOAGOAFIFIDIDIEIEILOLOGOAGOAFIFIDIDIEIEILOLOGOAGOAFIFIDIDIEIEILOLOGOAGOAFIFIDIDILOLOGOAGOAFIFIDIDIGOAGOAFIFIDIDI多多CPU运行运行n CPU内核（内核（CORE)n IP（知识产权）（知识产权）充分利用充分利用CPUCPU的处理能力的处理能力n单地址指令单地址指令多地址指令多地址指令n 堆栈结构堆栈结构n CISCRISCCISCRISC充分利用充分利用CPUCPU的处理能力的处理能力

34、n单地址指令单地址指令n一条加法宏指令，其两个操作数全一条加法宏指令，其两个操作数全放在存储器中，分两次取出，运算放在存储器中，分两次取出，运算后再存进存储器后再存进存储器n 至少至少4 4 5 5条指令完成条指令完成n 至少至少3 3次读写存储器次读写存储器操作码操作码 操作数地址操作数地址充分利用充分利用CPUCPU的处理能力的处理能力n多地址指令多地址指令操作码操作码 地址地址1 1 地址地址2 2寄存器寄存器 寄存器寄存器寄存器寄存器 存储器存储器存储器存储器 寄存器寄存器存储器存储器 存储器存储器运算的操作数运算的操作数减少，减少了减少，减少了对存储器读写对存储器读写的次数。因而的次数。因而提高了速度。提高了速度。但增加了设备但增加了设备量。量。以以设备换取速度！设备换取速度！充分利用充分利用CPUCPU的处理能力的处理能力nCSICCSIC复杂指令集复杂指令集n 指令复杂了，指令条目多了，设备指令复杂了，指令条目多了，设备相应增加，设备的增加也降低了速度。相应增加，设备的增加也降低了速度。nRISCRISC精简指令集精简指令集 n 选择少数简单而优秀的指令组成选择少数简单而优秀的指令组成测验题测验题n将分支指令加入图将分支指令加入图7.87.8所示之所示之组合电路控制器中，画出其组合电路控制器中，画出其关键电路。关键电路。