【教学课件】第4章DMA控制器与定时计数器及SICL.ppt

《【教学课件】第4章DMA控制器与定时计数器及SICL.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第4章DMA控制器与定时计数器及SICL.ppt（84页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.1DMA系统概述系统概述4.2可编程可编程DMA控制器控制器8237A4.38237ADMA可编程控制在微机系统中的应用可编程控制在微机系统中的应用4.4可编程计数可编程计数/定时器定时器8253/82544.5多功能多功能I/O接口电路接口电路823804.6现代微型计算机系统接口控制逻辑（现代微型计算机系统接口控制逻辑（SICL）第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSI

2、CL本章学习目标本章学习目标vDMADMA的基本功能和在微机系统中的应用的基本功能和在微机系统中的应用vIntel 8237AIntel 8237A的功能及组成和工作原理的功能及组成和工作原理vDMADMA在微机系统中的应用在微机系统中的应用vIntel 8253/8254Intel 8253/8254定时定时/计数器的功能及应用计数器的功能及应用v SICLSICL的基本功能的基本功能返回本章首页返回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.1DMA系统概述系统概述4.1.1 DMA概述概述4.1.2 DMA的功能的功能返回本章首页返

3、回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.1.1 DMA概述概述 DMA DMA方式就是直接存储器存取工作方式。在方式就是直接存储器存取工作方式。在DMADMA方式下，外设通过方式下，外设通过DMADMA控制器向控制器向CPUCPU提出接管提出接管总线控制权的总线要求，总线控制权的总线要求，CPUCPU在当前的总线周期在当前的总线周期结束后，响应结束后，响应DMADMA请求，并把总线控制权交给请求，并把总线控制权交给DMADMA控制器。在控制器。在DMADMA控制器的管理下，外设和寄存器控制器的管理下，外设和寄存器之间就可以直接进行数

4、据交换。之间就可以直接进行数据交换。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.1.2 DMA的功能的功能（1 1）外设通过）外设通过DMADMA控制器向控制器向CPUCPU提出提出DMADMA申请。申请。（2 2）DMADMA控控制制器器接接受受外外设设的的DMADMA请请求求，取取得得总总线控制权。线控制权。（3 3）总总线线载载决决逻逻辑辑对对总总线线申申请请进进行行载载决决，把把总线控制权交给总线控制权交给DMADMA控制器。控制器。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL（

5、4 4）DMADMA控控制制器器通通知知外外设设DMADMA应应答答，开开始始进进入入DMADMA传输。传输。（5 5）DMADMA控控制制器器按按传传输输数数据据的的长长度度直直接接控控制制外设与外设与RAMRAM进行数据交换。进行数据交换。（6 6）DMADMA操操作作结结束束，DMADMA控控制制器器向向外外设设输输出出计计数数终终止止信信号号，通通过过接接口口提提出出中中断断申申请请，并并把把总线控制权交给总线控制权交给CPUCPU，完成一次，完成一次DMADMA数据传控。数据传控。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL

6、4.2可编程可编程DMA控制器控制器8237A4.2.1 8237A的内部结构的内部结构4.2.2 8237A的外部引脚及其功能特性的外部引脚及其功能特性4.2.3 8237A内部寄存器及其作用内部寄存器及其作用返回本章首页返回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.2.1 8237A的内部结构的内部结构其内部结构如图其内部结构如图4.1所示。所示。1地址寄存器地址寄存器地址寄存器、基地址寄存器、当前地址寄存器地址寄存器、基地址寄存器、当前地址寄存器 2字节数寄存器字节数寄存器字字节节数数寄寄存存器器、基基本本字字节节寄寄存存器器、当

7、当前前字字节节计计数器数器第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.18237A的内部结构图的内部结构图返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.2.2 8237A的外部引脚及其功能特性的外部引脚及其功能特性8237A的的外外部部引引脚脚共共有有40个个，如如图图4.2所所示示。各引脚功能特性如下：各引脚功能特性如下：CLK：时时钟钟频频率率，为为输输入入信信号号。它它控控制制DMA数据传送的速率及数据传送的速率及8237A内部操作的定时。内部操作的定时。CS：片选信号，为输

8、入信号。低电平有效。：片选信号，为输入信号。低电平有效。RESET：复位信号，为输入信号，高电平有效。：复位信号，为输入信号，高电平有效。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLREADY：准准备备就就绪绪信信号号，为为输输入入信信号号，高高电电平有效。平有效。ADSTB：地地址址选选通通信信号号，为为输输出出信信号号，高高电电平平有效。有效。AEN：地地址址允允许许信信号号，为为输输出出信信号号，高高电电平平有有效。效。MEMR：寄寄存存器器读读信信号号，为为输输出出信信号号，低低电电平平有有效效。当当此此信信号号有有效效时时，被被选选中中的的

9、寄寄存存器器单单元元的内容被读到数据总线上。的内容被读到数据总线上。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLMEMW：寄寄存存器器写写信信号号，为为输输出出信信号号，低低电电平平有有效效。当当此此信信号号为为低低电电平平时时，数数据据总总线线上上的的内内容容被被写入被选中的寄存器单元。写入被选中的寄存器单元。IOR：I/O设备读信号，为双向信号，低电平有效。设备读信号，为双向信号，低电平有效。IOW：I/O设备写信号，双向信号，低电平有效。设备写信号，双向信号，低电平有效。EOP：DMA传输结束信号，双向信号，低电平有传输结束信号，双向信号，低电

10、平有效。效。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL8DREQ：DMA请求信号，属输入信号，请求信号，属输入信号，高电平有效。高电平有效。DACK：DMA响应信号，属于输出信号，响应信号，属于输出信号，高电平有效。高电平有效。HRQ：总线请求信号，属于输出信号，高：总线请求信号，属于输出信号，高电平有效。电平有效。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLHLDA：总线响应信号，属于输入信号，高电：总线响应信号，属于输入信号，高电平有效。平有效。A7A4：高：高4位地址线，双向信号在进行位地址线，双向

11、信号在进行DMA传输时提供高传输时提供高4位地址。位地址。A3A0：低：低4位地址线，双向信号。位地址线，双向信号。DB7DB0：8位双向数据线。位双向数据线。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.28237A引引脚脚功功能能图图返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.2.3 8237A内部寄存器及其作用内部寄存器及其作用1工作方式工作方式（1）单字节传输方式）单字节传输方式（2）块传输方式）块传输方式（3）请求传输方式）请求传输方式（4）级连传输方式）级连传输方式第第

12、4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL2方式寄存器方式寄存器8237A的方式寄存器格式如下：的方式寄存器格式如下：其中各位说明如下：其中各位说明如下：D7D6：工工作作方方式式选选择择。可可以以在在四四种种工工作作方方式中任选一种，见表式中任选一种，见表4.1。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL表4.1 工作方式选择逻辑第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLD5：地址寄存增减方式选择。：地址寄存增减方式选择。D4：DMA自动预置功能选择。自动预置

13、功能选择。D3D2：数据传输类型选择。其含义如表：数据传输类型选择。其含义如表4.2所示。所示。D1D0：通道选择。它用来选择四个通道。其选：通道选择。它用来选择四个通道。其选择如表择如表4.3所示。所示。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL表4.2 DMA数据传输类型选择第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL3控制存储器控制存储器 表4.3 通道选择第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLD7：DMA响应位响应位D6：DMA请求位请求位D5：扩

14、展写信号位：扩展写信号位D4：优先级管理：优先级管理D3：时序选择位：时序选择位D2：允许操作位：允许操作位D0：存储器间数据传输允许位：存储器间数据传输允许位各数据位说明如下：各数据位说明如下：第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4状态寄存器状态寄存器状态寄存器的格式如下：状态寄存器的格式如下：第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL5请求寄存器请求寄存器其格式如下：其格式如下：各位的含义如下：各位的含义如下：D7D3：未定义。：未定义。D2：DMA请求标志位。请求标志位。D1D0：通道选择位

15、。如表：通道选择位。如表4.4所示。所示。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLD1 D0功 能0 00 11 01 1选择0通道选择1通道选择2通道选择3通道表4.4 通道选择标志位第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL6屏蔽寄存器屏蔽寄存器其格式如下：其格式如下：各位的含义如下：各位的含义如下：D7D3：未定义。：未定义。D2：DMA屏蔽设置位。屏蔽设置位。D1D0：通道选择位。如表：通道选择位。如表4.5所示。所示。DMA屏屏蔽蔽标标志志是是通通过过往往屏屏蔽蔽寄寄存存器器中中写写入入屏屏

16、蔽蔽字节来进行设置的。字节来进行设置的。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL表4.5 通道屏蔽选择D1 D0功 能0 0选择0通道0 1选择1通道1 0选择2通道1 1选择3通道第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL8237A也也可可以以用用综综合合屏屏蔽蔽命命令令来来设设置置通通道的屏蔽触发器，其格式如下：道的屏蔽触发器，其格式如下：第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL7先先/后触发器后触发器先先/后触发器是为控制后触发器是为控制DMA通道

17、中地址寄通道中地址寄存器和字节计数器的初值而设置的，先存器和字节计数器的初值而设置的，先/后触后触发器就用来控制这两次传输数据的次序的。发器就用来控制这两次传输数据的次序的。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL8 88237A8237A各寄存器的端口地址各寄存器的端口地址表表4.68237A操作端口地址与命令一览表操作端口地址与命令一览表返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.38237ADMA可编程控制在微机系可编程控制在微机系统中的应用统中的应用4.3.1 8237A的编

18、程及其应用的编程及其应用4.3.2 编程实例编程实例4.3.3 8237A DMA可编程控制与微可编程控制与微机系统的接口电路机系统的接口电路返回本章首页返回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.3.1 8237A的编程及其应用的编程及其应用1DMA的系统结构及主要性能的系统结构及主要性能图图4.3DMA系统逻辑结构示意图系统逻辑结构示意图第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL表4.7 PC/AT微机DMA系统的基本性能第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及

19、计数器及SICLSICL2 28237A8237A编程编程 （1）初始化通道方式寄存器。）初始化通道方式寄存器。（2）预预置置该该通通道道的的基基地地址址和和当当前前地地址址寄寄存存器器（低（低16位）与页面寄存器（高位）与页面寄存器（高4位或高位或高8位）。位）。（3）求求传传输输的的字字节节数数，将将其其值值减减1并并预预置置该该通通道的基地址及当前字节（或字节计数器）。道的基地址及当前字节（或字节计数器）。（4）判判断断传传输输的的数数据据量量是是否否已已经经超超出出边边界界，若出界则返回错误代码。若出界则返回错误代码。（5）开放通道，并允许）开放通道，并允许DREQ请求。请求。返回本节

20、返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.3.2 编程实例编程实例（1）初始化通道方式寄存器。）初始化通道方式寄存器。（2）预预置置该该通通道道的的基基地地址址和和当当前前地地址址寄寄存存器与页面寄存器。器与页面寄存器。（3）求求传传输输的的字字节节数数，将将其其值值减减1并并预预置置该该通道的基地址及当前字节。通道的基地址及当前字节。（4）判判断断传传输输的的数数据据量量是是否否已已经经超超出出边边界界，若出界则返回错误代码。若出界则返回错误代码。（5）开放通道，并允许）开放通道，并允许DREQ请求。请求。第第4 4章章 DMA DM

21、A控制器与定时控制器与定时/计数器及计数器及SICLSICL；初始化通道；初始化通道2；入口参数：；入口参数：AL=DMA方式字节方式字节；读盘（；读盘（DMA写）写）=046H；写盘（；写盘（DMA读）读）=04AH；DH=传输的扇区数传输的扇区数；ES：BX=RAM缓冲区首地址缓冲区首地址；定义要使用的符号；定义要使用的符号DMAEQU0；第；第0片片DMA通道端口通道端口下下面面为为PC/AT机机的的软软盘盘驱驱动动器器与与存存储储器器RAM之间进行数据交换的实例。之间进行数据交换的实例。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLDMA1EQ

22、U0C0H；第；第1片片DMA通道端口通道端口DAM08EUQ08；第；第0片片DMA命令寄存器地址命令寄存器地址DMA18EUQ0D0H；第；第1片片DMA命令寄存器地址命令寄存器地址DSETPROCNEAR；DMA初始化过程初始化过程PUSHCX；保存；保存CX寄存器寄存器CLI；关中断；关中断OUTDMA+12，AL；清除先；清除先/后触发器后触发器JMPSHORT$+2；满足；满足DMA的的I/O定时要求定时要求第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL；初始化方式寄存；初始化方式寄存OUTDMA+11，AL；写方式寄存；写方式寄存MOVA

23、X，ES；取寄存器；取寄存器RAM段地址段地址MOVCL，4；ROLAX，CL；循环左移；循环左移4MOVCH，AL；高；高4位保存在位保存在CHANDAL，0F0H；取低落；取低落6位地址位地址ADDAX，BX第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLJNCJ1INCCH；有进位加到高；有进位加到高4位地址位地址；初始化地址寄存器和页面寄存器；初始化地址寄存器和页面寄存器J1：PUSHAX；保存；保存16位地址位地址OUTDMA+4，AL；预置通道；预置通道2地址寄存地址寄存JMPSHORT$+2MOVAL，AHOUTDMA+4，AL；先低字节，

24、后高字节；先低字节，后高字节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLMOVAL，CH；取最高；取最高4位地址位地址JMPSHORT$+2ANDAL,0FHOUT08LH,AL；预预置置通通道道2对对应应的的页面寄存器页面寄存器；初始化字节计数器；初始化字节计数器MOVAH,DH；取传输扇区；取传输扇区SUBAL,AL；乘以；乘以256（AL=0）第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLSHRAX,1；右移，即变成乘以；右移，即变成乘以128PUSHAX；保存；保存“扇区与扇区与128的乘积的乘积”M

25、OVBX,6；取软盘基数：每扇区字节数；取软盘基数：每扇区字节数CALLGETPARM；调用取基数子程序；调用取基数子程序MOVCL,AH；返返回回到到AH基基数数N，保保存存在在CLPOPAX；取出乘积值；取出乘积值SHLAX,CL；右移返回值次数；右移返回值次数DECAX；传输字节值减；传输字节值减1第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLPUSHAX；保存字节数；保存字节数OUTDMA+5,AL；预防、置字节数计数器；预防、置字节数计数器JMPSHORT$+2；MOVAL,AHOUTDMA+5,AL；先低字节，后高字节；先低字节，后高字节；

26、判断；判断DMA是否出界是否出界STI；开中断；开中断POPCX；传输字节数至；传输字节数至CX寄存器寄存器第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLPOPAX；位移地址至；位移地址至AXADDAX,CX；相加，若溢出段界则；相加，若溢出段界则CF=1POPCX；恢复入口寄存器；恢复入口寄存器；开通道；开通道2MOVAX,2；清除通道；清除通道2屏蔽位屏蔽位OUTDMA+10,AL；写屏蔽寄存器；写屏蔽寄存器RET；返回；返回DSETENDP；DMA结束结束返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SI

27、CLSICL4.3.3 8237A DMA可编程控制与微机系统可编程控制与微机系统的接口电路的接口电路1用于将数据从存储器传送到用于将数据从存储器传送到I/O接口的接口的DMA控制电路控制电路2用于将数据从用于将数据从I/O接口传送到内存的接口接口传送到内存的接口电路电路第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.4使用使用DMA通道实现内存到通道实现内存到I/O接口的电路接口的电路第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.5使用使用DMA通道实现通道实现I/O到内存接口的电路到内存接口的

28、电路返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.4可编程计数可编程计数/定时器定时器8253/82544.4.1 8253的组成与功能的组成与功能4.4.2 8253与系统的连接应用实例与系统的连接应用实例返回本章首页返回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.4.1 8253的组成与功能的组成与功能13个独立的个独立的16位计数器位计数器3个计数器分别为计数器个计数器分别为计数器0、计数器、计数器1、计数器计数器2，每个计数器的内部逻辑结构如图，每个计数器的内部逻辑结构

29、如图4.8所示。所示。如如图图4.6、图图4.7所所示示为为8253/8254的的内部结构及引脚图。内部结构及引脚图。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.68253/8254的内部结构示意图的内部结构示意图第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.78253引引脚脚图图第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.88253/8254计数器内部逻辑图计数器内部逻辑图第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数

30、器及SICLSICL2控制命令寄存器控制命令寄存器此此寄寄存存器器用用来来保保存存来来自自CPU送送入入的的控控制制字字。每每个个计计数数器器都都有有一一个个控控制制命命令令寄寄存存器器，用用于于保保存存该该计计数数器器的的控控制制信信息息。控控制制字字将将决决定定计计数数器器的的工工作作方方式式、计计数数形形式式及及输输出出方方式式，也也能能决决定定应应如如何何装装入入计计数数器器初初值值。8253的的3个个控控制制寄寄存存器器只只占占用用一一个个地地址址号号，而而靠靠控控制制字字中中最最高高二二位位来来指指定定当当前前的的控控制制字字是是发发给给哪哪一一个个计计数数器器的的。控控制寄存器只

31、能写入，不能读取。制寄存器只能写入，不能读取。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL3读读/写逻辑写逻辑读读/写写逻逻辑辑的的任任务务是是接接收收来来自自CPU的的控控制制信信号号，完完成成对对8253各各计计数数寄寄存存器器的的读读/写写操操作作。这这些些控控制制信信号号包包括括读读信信号号RD、写写信信号号WR、片片选选信信号号CS和和片片内内寄寄存存器器对对址址信信号号A0、A1。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4数据总线缓冲器数据总线缓冲器这这是是一一个个双双向向、三三态态8位位缓

32、缓冲冲器器。它它用用于于8253和和系系统统数数据据总总线线连连接接。CPU通通过过数数据据总总线线缓缓冲冲器器将将控控制制命命令令字字和和计计数数值值写写入入8253计计数数器器，或者从或者从8253计数器读取当前计数值。计数器读取当前计数值。8253的的8位数据线位数据线D0D7通常与系统数据总通常与系统数据总线线D0D7相连。相连。8253共占用共占用4个个I/O地址。地址。8253各端口的地址分配见表各端口的地址分配见表4.8所示。所示。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL 表4.8 8253端口的地址分配返回本节返回本节第第4 4章

33、章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.4.2 8253与系统的连接应用实例与系统的连接应用实例图图4.9为为8253用用作作方方波波发发生生器器与与8088总总线线的的接接口口方方法法。图图中中仅仅用用了了A7A2作作为为8253片片选选地地址址线线，产产生生片片选选信信号号Y1与与8253的的CS端端相相 连连。要要 求求 计计 数数 器器 2用用 作作 方方 波波 发发 生生 器器 产产 生生40KHz方方波波输输出出。已已知知CLK2时时钟钟端端输输入入信信号号频率为频率为2MHz。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及

34、计数器及SICLSICL图图4.9 8253与与8088总线的连接总线的连接返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.5多功能多功能I/O接口电路接口电路823804.5.1 82380内部功能块结构内部功能块结构4.5.2 DMA控制器控制器4.5.3 可编程中断控制器可编程中断控制器4.5.4 可编程定时可编程定时/计数器计数器4.5.5 82380与与80386 CPU的连接的连接返回本章首页返回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.5.1 82380内部功能块

35、结构内部功能块结构图图4.1082380内内部部功功能能体体系系结结构构示示意意图图返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.5.2 DMA控制器控制器8238082380内内部部有有一一个个8 8通通道道的的3232位位DMADMA控控制制器器，如如图图4.114.11所所示示。DMADMA控控制制器器可可以以在在如如下下设设备之间进行数据传输：备之间进行数据传输：vI/OI/O与与I/OI/O设备之间设备之间v存储器与存储器之间存储器与存储器之间v存储器存储器与与I/OI/O设备之间设备之间第第4 4章章 DMA DMA控制

36、器与定时控制器与定时/计数器及计数器及SICLSICL图图4.1182380DMA控控制制器器结结构构示示意意框框图图第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL（1）DREQ0DREQ7：外外部部8个个DMA请请求求的的输入信号。输入信号。（2）HOLD：82380微微处处理理器器芯芯片片组组向向CPU的的总线请求信号。总线请求信号。（3）HLDA：CPU向向82380芯片发出的总线响芯片发出的总线响应信号应信号（4）EOP：DMA过程结束时产生的一个双向过程结束时产生的一个双向信号。信号。下面介绍与下面介绍与DMA工作过程的有关控制信号：工作过程

37、的有关控制信号：返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.5.3 可编程中断控制器可编程中断控制器五个内部中断源如下：五个内部中断源如下：IRQ8接接计计数数器器0、IRQ0接接计计数数器器3。由由这这两两个个计计数数器器的的输输出出端端TOUT上上升升沿沿触触发发中中断断请请求求信号。信号。IRQ1和和IRQ4用于内部的用于内部的DMA控制。控制。IRQ1.5是是82380芯片内中断层芯片内中断层A比其他中断比其他中断层多增加的一个中断请求输入。层多增加的一个中断请求输入。第第4 4章章 DMA DMA控制器与定时控制器与定时

38、/计数器及计数器及SICLSICLl l中断请求寄存器中断请求寄存器IRRl l优先权分解器优先权分解器PRl l服务寄存器服务寄存器ISRl l中断屏蔽请求中断屏蔽请求IMRl l矢量寄存器矢量寄存器VR图图4.12为为82380中断控制器的功能块框图。中断控制器的功能块框图。它由以下它由以下5个主要功能块组成。个主要功能块组成。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL图图4.1282380中断控制器功能示意框图中断控制器功能示意框图返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.5.

39、4 可编程定时可编程定时/计数器计数器8238082380内部有内部有4 4个个1616位可编程定时位可编程定时/计数器，称计数器，称为为0#0#、1#1#、2#2#、3#3#。图图4.134.13为为8238082380中可编程定时中可编程定时/计数器功计数器功能块框图。能块框图。定时定时/计数器计数器0#0#：计数、定时到，：计数、定时到，利用输利用输出信号出信号TOUT0TOUT0的上升沿产生中断请求的上升沿产生中断请求IRQ8IRQ8。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL定时定时/计数器计数器1#1#：用于：用于DRAMDRAM定时刷

40、新控制。定定时刷新控制。定时时/计数器计数器2#2#：其输出端：其输出端TOUT2TOUT2和中断请求线和中断请求线IRQ3IRQ3相连引出。相连引出。定定时时/计计数数器器3#3#：它它用用于于8238082380内内部部产产生生IRQ0IRQ0中中断断请请求求，另另一一方方面面通通过过TOUT3TOUT3引引出出作作为为一一个个通用的外部信号。通用的外部信号。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.5.5 82380与与80386 CPU的连接的连接图图4.1482380与与80386CPU的的连连接接第第4 4章章 DM

41、A DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL简要说明如下：简要说明如下：（1）地址总线）地址总线（2）数据总线）数据总线（3）时钟信号）时钟信号（4）复位信号）复位信号（5）总线周期的定义）总线周期的定义（6）地址状态信号）地址状态信号（7）下一个地址请求）下一个地址请求（8）传送确认）传送确认（9）中断请求）中断请求82380与与80386CPU共享一个共用的局部总线。共享一个共用的局部总线。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6 现代微型计算机系统接现代微型计算机系统接口控制口控制逻辑（逻辑（S

42、ICL）4.6.1 系统接口控制逻辑典型功能系统接口控制逻辑典型功能4.6.2 系统接口控制逻辑的功能配置系统接口控制逻辑的功能配置4.6.3 PCI/ISA转换控制转换控制4.6.4 存储器与存储器与I/O地址映射地址映射4.6.5 PCI接口接口 DMA控制器控制器4.6.7 中断控制器中断控制器4.6.8 定时定时/计数器计数器返回本章首页返回本章首页第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.1 系统接口控制逻辑典型功能系统接口控制逻辑典型功能1多功能的多功能的“PCI至至ISA”转换控制逻辑转换控制逻辑2定时定时/计数功能计数功能3

43、中断管理功能中断管理功能4DMA控制功能控制功能5IDE接口功能接口功能6USB主控功能主控功能7其他系统辅助功能其他系统辅助功能 8灵活的系统配置功能灵活的系统配置功能返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.2 系统接口控制逻辑的功能配置系统接口控制逻辑的功能配置（1）其总线编号与第二级总线编号匹配。）其总线编号与第二级总线编号匹配。（2）对对于于PCI至至ISA/IDE/USB设设备备接接口口，其其设设备备编编号号为为31，对对于于具具有有PCI扩扩展展的的接接口口，其其设设备备编编号号为为30，如如与与Intel 8

44、10芯芯片片组组配配合使用的合使用的I/O控制器控制器82801。（3）其功能编号则根据不同设备所具有的不）其功能编号则根据不同设备所具有的不同功能而不同，对于设备编号为同功能而不同，对于设备编号为31的兼容性的兼容性接口设备接口设备。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLl l功功能能编编号号为为0对对应应ISA兼兼容容性性设设备备或或模模块块，如如DMA控控制制器器、定定时时/计计数数器器、中中断断控控制制器器、实时时钟、电源管理及系统管理实时时钟、电源管理及系统管理SMM等。等。l l功能编号为功能编号为1对应对应IDE控制器。控制器。l

45、 l功能编号为功能编号为2对应对应USB控制器。控制器。l l功功能能编编号号为为3对对应应系系统统管管理理总总线线SMBUS控控制器。制器。第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLl l功功能能编编号号为为3对对应应系系统统管管理理总总线线SMBUS控制器。控制器。l l功功能编号为能编号为4用于系统保留。用于系统保留。l l功能编号为功能编号为5对应音频控制器。对应音频控制器。l l功能编号为功能编号为6对应对应MODEM控制器。控制器。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4

46、.6.3 PCI/ISA转换控制转换控制现现代代微微机机系系统统控控制制逻逻辑辑SICL中中的的PCI至至ISA转转换换控控制制逻逻辑辑具具有有多多种种基基于于ISA设设备备的的管管理理与与控控制制功功能能，包包括括存存储储器器与与I/O设设备备的的地地址址映映射射、DMA控控制制器器、中中断断控控制制器器、定定时时/监监视视器器和和X总线接口。总线接口。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.4 存储器与存储器与I/O地址映射地址映射1 1I/OI/O空间的译码空间的译码2 2存储器寻址映射存储器寻址映射 (如表4.9所

47、示)3 3BIOSBIOS存储区存储区第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL表表4.9DMA和和ISA主控制器访问主存储器主控制器访问主存储器返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.5 PCI接口接口1传输操作传输操作2校验操作校验操作3PCI总线仲裁总线仲裁4ISA/EIO接口接口第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLEIO接口与接口与ISA接口不同的是：接口不同的是：EIO接口不支持ISA主控制器周期，EIO接口只允许2

48、0位的寻址，EIO接口不支持ISA的刷新周期。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.6 DMA控制器控制器 SICL SICL中的中的DMADMA控制逻辑在功能上兼容控制逻辑在功能上兼容两个两个8237 DMA8237 DMA控制器，它具有控制器，它具有DMADMA级连模式级连模式下的全部功能。下的全部功能。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.7 中断控制器中断控制器1常规中断控制常规中断控制2高级可编程中断控制高级可编程中断控制(如表4.10所

49、示)3串行中断控制串行中断控制第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL表表4.10APIC中断映射表中断映射表返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICL4.6.8 定时定时/计数器计数器系统接口控制逻辑系统接口控制逻辑SICL中包含与中包含与8254完完全兼容的全兼容的3个可编程定时个可编程定时/计数通道，计数器计数通道，计数器0与与中断控制器的中断控制器的IRQ相连，来提供系统所需的时钟相连，来提供系统所需的时钟中断、磁盘超时或系统所需的其他时序功能；计中断、磁盘超时或系统所需的其他时序功能；计数器数器1产生一次刷新请求信号，计数器产生一次刷新请求信号，计数器2产生扬产生扬声器的音调控制信号。声器的音调控制信号。返回本节返回本节第第4 4章章 DMA DMA控制器与定时控制器与定时/计数器及计数器及SICLSICLTHANKYOUVERYMUCH！本章到此结束，本章到此结束，谢谢您的光临！谢谢您的光临！返回本章首页返回本章首页结结 束放映束放映