3逻辑门电路.ppt

《3逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《3逻辑门电路.ppt（79页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 前一章中介绍了各种逻辑函数，如与、或、非三前一章中介绍了各种逻辑函数，如与、或、非三种基本逻辑函数以及与非、或非、异或等组合逻辑种基本逻辑函数以及与非、或非、异或等组合逻辑函数，实现这些逻辑函数的电子器件是逻辑门电路。函数，实现这些逻辑函数的电子器件是逻辑门电路。本章主要以本章主要以CMOSCMOS门门和和TTLTTL门为门为代表介代表介绍电绍电路路结结构构和工作原理、和工作原理、电电气特性和参数，并以此气特性和参数，并以此为为基基础础引出引出结结构和性能相近的其他同构和性能相近的其他同类产类产品。品。重点是每个重点是每个电电路的路的逻辑逻辑功能、符号和外部功能、符号和外部电电气气特性。特性

2、。CMOSCMOS反相器反相器CMOSCMOS门电路门电路CMOSCMOS传输门传输门、三态门三态门3.1.1 数字集成电路简介数字集成电路简介 上世纪上世纪60年代初美国德克萨斯公司率先将分立元件和连年代初美国德克萨斯公司率先将分立元件和连线制作在同一硅片上，形成集成电路线制作在同一硅片上，形成集成电路(Integrated Circuit，简称简称IC)。并且，由于微电子技术的迅速发展，使集成电路并且，由于微电子技术的迅速发展，使集成电路在大多数领域内迅速取代了分立元件电路。在大多数领域内迅速取代了分立元件电路。从总体上说，集从总体上说，集成电路可分为模拟集成电路、数字集成电路以及数模混合

3、集成电路可分为模拟集成电路、数字集成电路以及数模混合集成电路三大类。成电路三大类。在数字集成电路里，根据制造工艺的不同，可分为在数字集成电路里，根据制造工艺的不同，可分为双极型双极型（电子、空穴两种载流参与导电）和（电子、空穴两种载流参与导电）和单极型单极型（只有电子或空穴（只有电子或空穴一种载流子参与导电）两大类。一种载流子参与导电）两大类。TTL电路电路是双极型数字集成电路中应用最广泛的一种，它由是双极型数字集成电路中应用最广泛的一种，它由于输入端是晶体管（于输入端是晶体管（Transistor）输出端也是晶体管而得名，即输出端也是晶体管而得名，即Transistor-Transistor

4、 Logic简称简称TTL。双极型数字电路除双极型数字电路除TTL类类型之外，还有型之外，还有ECL和和I2L电路。电路。ECL是一种通过射极电阻耦合的是一种通过射极电阻耦合的非饱和型高速逻辑电路，称为发射极耦合电路。非饱和型高速逻辑电路，称为发射极耦合电路。I2L电路是一种单电路是一种单元结构简单、功耗低、适合于制造大规模集成电路的集成注入逻元结构简单、功耗低、适合于制造大规模集成电路的集成注入逻辑门电路，在大规模器件中应用。辑门电路，在大规模器件中应用。单极型电路的基本单元是单极型电路的基本单元是MOS管，分为管，分为NMOS、PMOS和和CMOS三种。三种。CMOS数字集成电路的问世在数

5、字集成电路的问世在TTL电路之后。但由于电路之后。但由于CMOS电路具有输入阻抗高、功耗低、电路具有输入阻抗高、功耗低、稳定性好、抗辐射能力强、制造工艺简单、集成度高等一稳定性好、抗辐射能力强、制造工艺简单、集成度高等一系列的优点，其发展速度超过了系列的优点，其发展速度超过了TTL电路。目前应用的许电路。目前应用的许多大规模、超大规模电路芯片都采用先进的多大规模、超大规模电路芯片都采用先进的CMOS工艺制工艺制造。造。1413121110981234567&双列直插塑料封装双列直插塑料封装四二输入与非门引脚图四二输入与非门引脚图3.1.2 逻辑电路的一般特性逻辑电路的一般特性1.输入和输出的高

6、、低电平输入和输出的高、低电平逻辑逻辑1或或0对应一定的电压范围。对应一定的电压范围。四种逻辑电平参数：输入低电平上限值四种逻辑电平参数：输入低电平上限值VIL(max)输入高电平下限值输入高电平下限值VIH(min)输出低电平上限值输出低电平上限值VOL(max)输出低电平下限值输出低电平下限值VOL(min)2.噪声容限：表示门电路的抗干扰能力。噪声容限：表示门电路的抗干扰能力。实际应用中，一个门电路的输入信号往往是另外一个实际应用中，一个门电路的输入信号往往是另外一个门电路的输出信号，即将前一级门的输出作为后一级门门电路的输出信号，即将前一级门的输出作为后一级门的输入。因此，前一级门的输

7、出电平与后一级门所允许的输入。因此，前一级门的输出电平与后一级门所允许的输入电平之间就存在一定的差值，这个差值就是电路的输入电平之间就存在一定的差值，这个差值就是电路工作时所能承受的噪声范围。工作时所能承受的噪声范围。输入噪声容限示意图保持输出电压为低电平保持输出电压为低电平VOL不变时，输入高电平允许不变时，输入高电平允许波动的范围称为波动的范围称为输入高电平噪声容限输入高电平噪声容限 VNH=VOH(min)VIH(min)输出高电平保持基本不变的条件下，输入低电平允输出高电平保持基本不变的条件下，输入低电平允许波动的范围称为输入低电平噪声容限许波动的范围称为输入低电平噪声容限 VNL=V

8、IL(max)VOL(max)3.传输延迟时间传输延迟时间 输出波形滞后于输入波形的时间叫做传输延输出波形滞后于输入波形的时间叫做传输延迟时间。迟时间。表征门电路开关速度的参数。表征门电路开关速度的参数。4.功耗功耗 功耗分为功耗分为静态功耗静态功耗和和动态功耗动态功耗两种情况。两种情况。静态功耗静态功耗指的是电路没有状态转换时的功耗。指的是电路没有状态转换时的功耗。CMOSCMOS电路静电路静态功耗很低，广泛应用于要求功耗较低或电池供电的设备。态功耗很低，广泛应用于要求功耗较低或电池供电的设备。动态功耗动态功耗是电路发生状态转换瞬间或对容性负载是电路发生状态转换瞬间或对容性负载作充放电时的功

9、耗。这时电路中的电流会增大，但状作充放电时的功耗。这时电路中的电流会增大，但状态转换的时间比电路静态工作时间要短得多，所以静态转换的时间比电路静态工作时间要短得多，所以静态功耗是主要的，但如果信号频率很高，动态功耗就态功耗是主要的，但如果信号频率很高，动态功耗就可能成为主要方面。可能成为主要方面。5.延时延时功耗乘积功耗乘积 DP=tpd PD(单位为焦耳单位为焦耳)其中其中 tPd（tPHL tPLH）/2：平均传输延时时间平均传输延时时间 PD：门电路功耗门电路功耗CMOSCMOS电路电路动态功耗正比于转换频率和电源电压的平方。动态功耗正比于转换频率和电源电压的平方。DP值愈值愈小小，表明

10、门电路的特性愈接近于，表明门电路的特性愈接近于理想理想情况。情况。6.扇入扇入数数与扇出数与扇出数（1）门）门电路的电路的扇入数扇入数决定于它的输入引脚的个决定于它的输入引脚的个数，数，如：如：三输入三输入逻辑逻辑门的门的扇扇入数入数Ni=3。&ABCLNi=3ABCLNi=3（2）扇出数扇出数：门：门电路正常工作下电路正常工作下能带同类逻辑能带同类逻辑门电路负载的门电路负载的最大最大个数。个数。a)拉电流拉电流工作情况工作情况IOH&IIHIIH输出输出高高电平电平b)灌电流灌电流工作情况工作情况输出低电平输出低电平IOL&IILIILN沟道增强型MOS管N+N+SGDSiO2P-Si(a)

11、结构示意图结构示意图(b)符号符号SGD MOS（Metal Oxide Semiconductor）集集成成电电路路的的基基本本元元件件是是MOS晶晶体体管管。MOS管管有有三三个个电电极极：源源极极S、漏漏极极D和和栅栅极极G。它是用栅极电压来控制漏源电流。它是用栅极电压来控制漏源电流。MOS管管有有P型型沟沟道道和和N型型沟沟道道两两种种，按按其其工工作作特特性性又又分分为为增增强型和耗尽型两类。下面以强型和耗尽型两类。下面以N沟道增强型沟道增强型MOS管为例进行讨论。管为例进行讨论。3.1.3 MOS开关及其等效电路开关及其等效电路N沟道增强型MOS管输出特性曲线图OiDSvDS()非

12、非饱饱和和区区()饱和区饱和区()截止区截止区vDS=vGS-VGS(th)NvGS0输出特性曲线和阈值电压输出特性曲线和阈值电压输输出出特特性性曲曲线线表表示示在在一一定定栅栅源源电电压压vGS下下，漏漏源源电电流流iDS和和漏漏源电压源电压vDS之间的关系。之间的关系。非非饱饱和和区区：vDS很很小小，当当 满满 足足 vDS(vGS-VGS(th)N)时时，iDS基基本本上上随随vDS线线性性上上升升。vGS越越大大，曲曲线线越越陡陡，相相应应等等效效电电阻阻越越小小。该该区区域又称为域又称为可调电阻区域可调电阻区域。饱饱和和区区：当当vDS(vGS-VGS(th)N)以以后后，漏漏极极

13、附附近近的的沟沟道道被被夹夹断断。iDS不随不随vDS线性上升，而是达到某一数值，几乎近似不变。线性上升，而是达到某一数值，几乎近似不变。图3-4-3 N沟道MOS 管转移特性OiDSvGSVGS(th)NvDS=常数常数截止区：截止区：vGSVGS(th)N，还没有形成导电沟道，因此还没有形成导电沟道，因此iDS=0。转移特性和跨导转移特性和跨导MOS管管的的转转移移特特性性是是指指在在漏漏源源电电压压vDS一一定定时时，栅栅源源电电压压vGS和漏源电流和漏源电流iDS之间的关系。之间的关系。当当vGSVGS(th)N后后，在在vDS作作用用下下才才形形成成iDS电流。电流。vGS和和iDS

14、之之间间的的关关系系，通通常常用用跨跨导导gm这个参数表示。即：这个参数表示。即：它表明了它表明了vGS对对iDS的控制能力，数值越大，栅极控制作用越强。的控制能力，数值越大，栅极控制作用越强。CMOS反相器反相器PMOSNMOS衬衬底底与与漏漏源源间间的的PNPN结结始始终终处处于于反反偏偏，NMOSNMOS管管的的衬衬底底总总是是接接到到电电路路的的最最低低电电位位，PMOSPMOS管管的的衬衬底底总总是是接到电路的接到电路的最高电位最高电位柵柵极极相相连连做输入端做输入端漏极相连漏极相连做输出端做输出端电电源源电电压压V VDDDDV VT1T1+|V+|VT2T2|，V VDDDD适适

15、用用范范围围较较大大可可在在3 31818V V，V VT1T1-NMOS-NMOS的开启电压的开启电压V VT2T2-PMOS-PMOS的开启电压的开启电压1.工作原理：工作原理：1 1、输入为低电平、输入为低电平V VIL IL=0V=0V时时V VGS1GS1V VT1T1T T1 1管截止；管截止；|V VGS2GS2|V VT2 T2 电电路路中中电电流流近近似似为为零零（忽忽略略T T1 1的的截截止止漏漏电电流流）,V VDDDD主主要要降降落落在在T T1 1上，输出为高电平上，输出为高电平V VOHOHVVDDDDT T2 2导通导通2 2、输输入入为为高高电电平平V VIH

16、IH =V VDDDD时时，T T1 1通通T T2 2止止，V VDDDD主主要要降降在在T T2 2上上，输输出为低电平出为低电平V VOLOL0V0V。实现逻辑实现逻辑“非非”功能功能返回返回2.电压传输特性电压传输特性 在在CMOS非门电路的输入端加入变化的输入信号非门电路的输入端加入变化的输入信号vI，在输出端可得到相应的输出信号在输出端可得到相应的输出信号vo，vo与与vI之间的对之间的对应曲线称为电压传输特性。应曲线称为电压传输特性。CMOS反相器传输特性图A点左边和点左边和D点右边是两点右边是两种典型的种典型的静态工作状态静态工作状态，A点左边对应输入点左边对应输入vI在低在低

17、电平范围内，电路的电平范围内，电路的TP管管饱和导通，饱和导通，TN管截止，输管截止，输出为高电平出为高电平VOHVDD；D点右边对应输入点右边对应输入vI在高电在高电平范围内，电路的平范围内，电路的TP管截管截止而止而TN管饱和导通，输出管饱和导通，输出为低电平为低电平VOL0V。BC段对应段对应TP和和TN均均工作在饱和导通状态，工作在饱和导通状态，曲线徒直。说明曲线徒直。说明vo与与vI的变化率很大，只的变化率很大，只要要vI稍有变化，稍有变化，vo就就急剧变化，若两管的急剧变化，若两管的参数完全对称，则此参数完全对称，则此时时vI=VDD，iD最大，最大，功耗较大。功耗较大。避免长时避

18、免长时间工作在此区域。间工作在此区域。AB段和段和CD段是两个段是两个过渡区。过渡区。AB段对应段对应TN管饱和导通、管饱和导通、TP管管工作在可调电阻区。工作在可调电阻区。CD段对应段对应TP管饱和管饱和导通、导通、TN管工作在可管工作在可调电阻区。调电阻区。CMOS门输出电压的变化会滞后于输入电压的变化门输出电压的变化会滞后于输入电压的变化(传输传输延迟时间延迟时间tPd)。延迟时间的产生来自两个方面的原因。一延迟时间的产生来自两个方面的原因。一是是MOS管由导通变为截止、截止变为导通，即形成沟道管由导通变为截止、截止变为导通，即形成沟道以及沟道消失所耗费的时间；另一方面是输出端负载电以及

19、沟道消失所耗费的时间；另一方面是输出端负载电容容CL(包括和各个负载的等效输入电容、接线电容等包括和各个负载的等效输入电容、接线电容等)的的充放电。充放电。MOS管的状态随输入信号的变化而改变状态后，管的状态随输入信号的变化而改变状态后，还必须对还必须对CL充电或充电或CL放电后，放电后，vo才能到达才能到达VOH或或VOL。CMOS反相器中两管的均反相器中两管的均设计得较大，其导通电阻设计得较大，其导通电阻小，小，CL充放电回路的时间充放电回路的时间常数较小。常数较小。实际实际CMOS产产品的平均延迟时间约为品的平均延迟时间约为10ns左右左右。3.工作速度工作速度返回返回 CMOS门电路门

20、电路1 1、与非门、与非门电路电路二输入二输入“与非与非”门电路结构如图门电路结构如图每每个个输输入入端端与与一一 个个 NMOS管管和和一一个个PMOS管的栅极相连管的栅极相连当当A A和和B B为高电平时为高电平时:1两两 个个 并并 联联 的的PMOSPMOS管管T T3 3、T T4 4两个串联的两个串联的NMOS TNMOS T1 1、T T2 2通通通通止止止止0101通通止止通通1止止当当A A和和B B有有一一个个或或一一个个以以上上为低电平时为低电平时:电路输出高电平电路输出高电平输出低电平输出低电平 电路实现电路实现“与非与非”逻辑功能逻辑功能 CMOS门电路门电路2、或非

21、门电路或非门电路 电路由两个电路由两个NMOS管并联构成驱管并联构成驱动部分，两个动部分，两个PMOS管串联构成管串联构成负载部分，每个输入信号加到一负载部分，每个输入信号加到一对对NMOS和和PMOS管的栅极上。管的栅极上。当输入有当输入有1时，并联的时，并联的NMOS驱动驱动管中至少有一个导通，而串联的管中至少有一个导通，而串联的PMOS负载管中栅极接高电平的负载管中栅极接高电平的管则截止，输出得到一个接近公管则截止，输出得到一个接近公共端电位的低电平。综合两种情共端电位的低电平。综合两种情况可见，况可见，。CMOS门电路门电路3 3、“异或异或”门门电电路路由三个由三个CMOSCMOS反

22、相器和反相器和一个一个CMOSCMOS传输门组成传输门组成传传输输门门的的控控制信号制信号A、A当当A=B=0A=B=0时时00110TGTG断断开开，则则C=B=1C=B=1，F=C=0F=C=0。TG断开断开当当A=B=1A=B=1时，时，11TG接通110TGTG接接通通，C C=B B=1 1，反反相相器器2 2的的两两只只MOSMOS管管都都截截止止，输输出出F=0F=0。输入端输入端A A和和B B相同相同得得：输输 入入 端端 A A和和 B B相相 同同，输出输出 F=0F=0返回返回 CMOS门电路门电路3 3、“异或异或”门门电路电路 输入端输入端A A和和B B不同不同当

23、当A=1A=1，B=0B=0时时10TGTG导通导通001输出输出F=1当当A=0A=0，B=1B=1时时01TGTG断开断开101输出输出F=1得得：输输 入入 端端 A A和和 B B不不 同同，输出输出 F=1F=1返回返回 CMOS门电路门电路3 3、“异或异或”门门电路电路 输入端输入端A A和和B B不同不同输出输出F=1 输入端输入端A A和和B B相同相同输出输出 F=0F=0由由此此可可知知：该该电电路路实实现现的的是是“异异或或”的的逻逻辑辑功能功能返回返回1.漏极开路门（漏极开路门（OD门）门）将几个门电路的输出端并联在一点作为输出的连将几个门电路的输出端并联在一点作为输

24、出的连接方式称为接方式称为“线与线与”。具有推拉输出级的电路不能。具有推拉输出级的电路不能实现直接实现直接“线与线与”。NMOS管的漏极开管的漏极开路，也就是说，同路，也就是说，同互补对称型输出结互补对称型输出结构相比较，这里去构相比较，这里去掉了负载管，使驱掉了负载管，使驱动管的漏极开路。动管的漏极开路。漏极开路与非门（a）电路结构 （b）逻辑符号 当输入信号当输入信号A、B全为全为1时，时，与非门输出的低电平经非与非门输出的低电平经非门后产生高电平送入门后产生高电平送入NMOS管的栅极，使管的栅极，使NMOS管导通，输出低电管导通，输出低电平；当输入平；当输入A和和B中有中有0时，时，则使

25、则使NMOS管截止，此时管截止，此时电路输出高电平约为电路输出高电平约为VDD2。电路实现电路实现“输入有输入有0输出为输出为1，输入全，输入全1输出为输出为0”的与的与非逻辑功能。非逻辑功能。实现线与的实现线与的OD门需要外加电源和外接负载电阻门需要外加电源和外接负载电阻RP（上上拉电阻）。拉电阻）。RP的大小选择原则是保证线与后输出电平不能的大小选择原则是保证线与后输出电平不能超出规定的标准值，即输出高超出规定的标准值，即输出高VOH不低于规定的标准值不低于规定的标准值VOH（min），输出低电平输出低电平VOL不高于规定的标准值不高于规定的标准值VOL（max）。据此原则，可推算出据此原

26、则，可推算出RP的选择范围。的选择范围。由输出高电平不低于规定的由输出高电平不低于规定的VOH值可求出值可求出RP的的最大值最大值：由输出低电平不高于规定的由输出低电平不高于规定的VOL值，求出值，求出RP的的最小值最小值：RP RP(max)电路功耗小电路功耗小RP RP(min)电路速度快电路速度快&12V指示灯指示灯输入输入信号信号例如：直接驱动例如：直接驱动12V、20A的指示灯。的指示灯。集电极开路逻辑门具有较大的驱动能力，可用集电极开路逻辑门具有较大的驱动能力，可用于直接驱动大电流负载。于直接驱动大电流负载。2.2.三态输出门三态输出门 电路电路*既保持门电路推拉输出级的优点，又能

27、直接既保持门电路推拉输出级的优点，又能直接“线与线与”。0 0态态三态三态 1 1态态 高阻态高阻态 在三态门的逻辑符号中，若使能信号在三态门的逻辑符号中，若使能信号EN（或）为或）为0时，电时，电路能正常工作，则电路符号的使能端加路能正常工作，则电路符号的使能端加小圆圈小圆圈，相反，若使能，相反，若使能信号为信号为1时，正常工作则电路符号的使能端没有时，正常工作则电路符号的使能端没有小圆圈小圆圈。还需。还需要指出的是，三态门的这种结构，也可以引入其他电路中，产要指出的是，三态门的这种结构，也可以引入其他电路中，产生如三态与非门、三态或非门等。生如三态与非门、三态或非门等。(b)Y=，EN=1

28、高阻高阻,EN=0 三态门的应用三态门的应用1.三态门广泛用于数据总线结构三态门广泛用于数据总线结构任何时刻只能有一任何时刻只能有一个控制端有效，即个控制端有效，即只有一个门处于数只有一个门处于数据传输，其它门处据传输，其它门处于禁止状态于禁止状态2.双向传输双向传输当当E=0时时，门门1工工作作，门门2禁禁止止，数数据据从从A送到送到B；E=1时时，门门1禁禁止止，门门2工工作作，数数据据从从B送到送到A。返回返回总线总线 CMOS传输门（传输门（TG）栅栅极极控控制制电电压压为为互互补补信信号号，如如C=0，C=VDD工作原理工作原理当当C=0VC=0V，C=V C=VDDDD时时T TN

29、 N和和T TP P均均截截止止，V VI I由由0 0V VDDDD变变化化时时，传传输输门门呈呈现现高高阻阻状状态态，相相当当于于开开关关断断开开，C CL L上上的的电电平平保保持持不不变变，这这种种状状态态称称为为传传输输门门保保存信息存信息当当C=VC=VDDDD，C=0V C=0V时，时，V VI I在在V VT TV VDDDD范范围围变变化化时时T TP P导通导通即即V VI I在在0 0V VDDDD范范围围变变化化时时，T TN N、T TP P中中至至少少有有一一只只管管子子导导通通，使使V VO O=V=VI I，这这相相当当于于开开关关接接通通，这这种种状状态态称称

30、为为传传输输门门传输信息传输信息V VI I由由0 0（V VDDDD-V-VT T）范范围变化时围变化时T TN N导通导通返回返回 CMOS传输门（传输门（TG）工作原理：工作原理：1 1、当当C C 为为低低电电平平时时，T TN N、T TP P截截止止传传输输门门相相当当于于开开关关断断开开，传传输输门门保保存信息存信息2 2、当当C C为为高高电电平平时时，T TN N、T TP P中中至至少少有有一一只只管管子子导导通通，使使V VO O=V=VI I，这这相相当当于于开开关关接接通通，传传输输门门传输信息传输信息由此可见传输门相当由此可见传输门相当于一个理想的开关，且是一个双向

31、开关于一个理想的开关，且是一个双向开关逻辑符号逻辑符号输入输入输出输出门门控控制制信号信号返回返回1 1、功功耗耗小小：CMOSCMOS门门工工作作时时，总总是是一一管管导导通通另另一一管管截截止，因而几乎不由电源吸取电流其功耗极小止，因而几乎不由电源吸取电流其功耗极小2 2、CMOSCMOS集集成成电电路路功功耗耗低低内内部部发发热热量量小小，集集成成度度可可大大大提高大提高 3 3、抗抗幅幅射射能能力力强强，MOSMOS管管是是多多数数载载流流子子工工作作，射射线线辐辐 射对多数载流子浓度影响不大射对多数载流子浓度影响不大4 4、电电压压范范围围宽宽：CMOSCMOS门门电电路路输输出出高

32、高电电平平V VOH OH V VDDDD，低电平低电平V VOL OL 0V 0V。5 5、输输出出驱驱动动电电流流比比较较大大：扇扇出出能能力力较较大大，一一般般可可以大于以大于50506 6、在在使使用用和和存存放放时时应应注注意意静静电电屏屏蔽蔽，焊焊接接时时电电烙烙铁应接地良好铁应接地良好返回返回3.2.1 BJT的开关特性的开关特性A*BJT的开关作用的开关作用+-当三极管的基极电压当三极管的基极电压0.5V时，时，i B 0,iC 0,VCEVCC,三极管截止。三极管截止。当三极管的基极电压为当三极管的基极电压为VBI，调节调节RB，使使iB=Vcc/Rc，三极管饱和，三极管饱和

33、，VCEVCES 0.20.3V三极管的静态特性：三极管的静态特性：1.BJT的开关的开关作用作用三极管相当于基极控制的电子开关：三极管相当于基极控制的电子开关：基极临界饱和电流：基极临界饱和电流：IBS(VCC-VCES)/Rc集电极临界饱和电流：集电极临界饱和电流：ICS(VCC-VCES)/RcRC0.2V0.7V+-0.4V开关断开开关断开开关闭合开关闭合ui=0.3V时，因为时，因为uBE0.5V，iB=0，三极管工作在截止三极管工作在截止状态，状态，ic=0。因为因为ic=0，所以所以输出电压：输出电压：ui=1V时，三极管导通，基极电流：时，三极管导通，基极电流：因为因为0iBI

34、BS，三极管工作在三极管工作在饱和状态。输出电压：饱和状态。输出电压：uoUCES0.3V2.BJT的的动态开关时间动态开关时间tdtrtstfoo-VB1+VB2viicICS0.9ICS0.1ICS延迟时间延迟时间td上升时间上升时间tr存贮时间存贮时间tS下降时间下降时间tf开通时间开通时间ton=td+tr关闭时间关闭时间toff=ts+tf物理解释：物理解释：3.2.2基本基本BJT反反相相器器VCCARbRCLTOOV1V2截止截止放大放大饱和饱和逻辑逻辑0逻辑逻辑1逻辑逻辑0：当输入：当输入i V1逻辑逻辑1：当输入：当输入i V21AL逻辑符号：逻辑符号：输入输入A输出输出B0

35、110非逻辑真值表非逻辑真值表i基本基本BJT反向器的反向器的动态性能动态性能不理想不理想VCCARbRCTCviiRciciCLa、速度受基区存贮电荷的影响。速度受基区存贮电荷的影响。b、速度受负载的影响。（如：速度受负载的影响。（如：电容负载）电容负载）3.2.3 TTL反反相相器的基本电路器的基本电路（三极管三极管逻辑门电路）（三极管三极管逻辑门电路）通过增加元件的方法改善其动态性能。通过增加元件的方法改善其动态性能。+5VRc4130Rc21.6KR1b4kT2Re2T4DT1T3b1c1 +-vi+-vo输入级中间级输出级1逻辑符号1.输入为低电平（输入为低电平（0.2V）时时“vi

36、=0”0.9V不足以让不足以让T2、T3导通导通三个三个PN结结导通需导通需2.1V+5VRc4Rc2R1b4kT2Re2T4DT1T3b1c1 +-vi+-vo+5VRc4Rc2R1b4kT2T4DT1T3b1c1 +-vi+-vo1.输入为低电平（输入为低电平（0.2V）时时uo=5-uc2-uD-ube4 3.6V高高电平！电平！2.输入为高电平（输入为高电平（3.6V）时时“1”全导通全导通电位被嵌电位被嵌在在2.1V反偏反偏 0.9V截止截止 +5VRc4Rc2R1b4kT2Re2T4DT1T3b1c1 +-vi+-vo+5VRc4Rc2R1b4kT2Re2T4DT1T3b1c1 +

37、-vi+-vo2.输入全为高电平（输入全为高电平（3.6V）时时反偏反偏“1”饱和饱和Vo=0.2V 断开uo 0.2V低电平！低电平！+5VRc4Rc2R1b4kT2Re2T4DT1T3b1c1 +-vi+-vo3、采用输入级提高工作速度、采用输入级提高工作速度3.6V0.2V0.9V1.4V放大状态放大状态快速脱离饱和区快速脱离饱和区ib1VC4T4饱和导通饱和导通加速加速T3的截止的截止4、采用推拉式输出级提高开关速度和带负载的能力、采用推拉式输出级提高开关速度和带负载的能力+5VRc4Rc2R1b4kT2Re2T4DT1T3b1c1 +-vi+-vo推拉式输出推拉式输出+5VRc4Rc

38、2R1b4kT2Re2T4DT1T3b1c1 +-vi+-voVo=0.2V (1)、输出为低电平时、输出为低电平时T3的集电极电流全部用来驱动负载的集电极电流全部用来驱动负载饱和饱和iC3截止截止+5VRc4Rc2R1b4kT2Re2T4DT1T3b1c1 +-vi+-vo(2)、输出为高电平时、输出为高电平时T3截止，截止，T4组成的射极跟随器输出电阻很小组成的射极跟随器输出电阻很小iC4 TTL反反相相器的传输特性器的传输特性测试电路测试电路1+5Vuiu0O43211.1V1.2VABCDEuiuo0.4理想传输特性O43211.2VVOHDEuiuoVIL0V0.2VVOLVIH输出

39、高电平输出高电平输出低电平输出低电平输入低电平输入低电平 输入高电平输入高电平折线型折线型 传输特性传输特性:A、B段：段：B点为转折点，设点为转折点，设VB2 0.6时，电路进入放大区。时，电路进入放大区。VB2VCES1Vi，VT2发射结正向偏置，于是有：发射结正向偏置，于是有：Vi VB2VCES1 0.60.20.4VRb14kRc21.6kRc4130Re21kDT4T3T2T1BLVcc(+5V)O43211.1V1.2VABCDEui0.4B、C段：段：T2管进入放大区，近似的有：管进入放大区，近似的有：O43211.1V1.2VABCDEui0.4Rb14kRc21.6kRc4

40、130Re21kDT4T3T2T1BLVcc(+5V)由于由于 uB2 ui uCES1，所以所以 uB2 uiuC2uBE3uD+uO，所以所以 uC2 uO又：又：于是：于是：O43211.1V1.2VABCDEui0.4Rb14kRc21.6kRc4130Re21kDT4T3T2T1BLVcc(+5V)O43211.1V1.2VABCDEui0.4Rb14kRc21.6kRc4130Re21kDT4T3T2T1BLVcc(+5V)3.6VC、D段：段：ui(D)=uBE2+uBE3-uCES10.7+0.7-0.21.2V1.TTL与非门电路与非门电路多发射集多发射集BJT结构示意图结构

41、示意图N N NPP型衬底e1e2e3bcNTTL与非门的内部结构与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC 多发射极BJT复合管1.任一输入为低电平（任一输入为低电平（0.2V）时时“0”0.9V不足以让不足以让T2、T5导通导通三个三个PN结结导通需导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC +5VFR4R2R13kR5T3T4T1b1c1ABC1.任一输入为低电平（任一输入为低电平（0.2V）时时“0”0.9Vuouo=5-uR2-ube3-ube4 3.6V高电平！高电平！2.输入全为高电平（输入全为高电平（

42、3.6V）时时“1”全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 0.9V截止截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC 2.输入全为高电平（输入全为高电平（3.6V）时时+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”饱和饱和uF=0.2V 3.2.5TTL集电极开路门和三态门电路集电极开路门和三态门电路1、TTL或非门或非门AB或非门逻辑电路或非门逻辑电路代表符号代表符号注意：电路中注意：电路中T2A、T2B集电极和发射极对应相集电极和发射极对应相连接。连接。工作原理：输入见工作原理：输入见1，输出为，输出为0。R1AR2R1BR4T

43、1AT1BT2AT2BT4T3DR3ABVccLL图3-2-16 两个与非门输出 直接相连接的情况VCCT4T3D4Y1VCCT4T3D4Y2T2VOHVOL如如图图3-2-16所所示示的的连连接接中中，如如果果Y1 1输输出出为为高高电电平平，Y2 2输输出出为为低低电电平平，由由于于推推拉拉式式输输出出级级总总是是呈呈现现低低阻阻抗抗，因因此此将将会会有有一一个个很很大大的的负负载载电电流流流流过过两两个个输输出出级级，该该电电流流远远远远超超过过正正常常工作电流，甚至会损坏门电路。工作电流，甚至会损坏门电路。为为了了使使TTL门门能能够够实实现现线线与与，把把输输出出级级改改为为集集电电

44、极极开开路路的结构，简称的结构，简称OC门门。1.集电极开路门（集电极开路门（OC门）门）集电极悬空集电极悬空无无T3,T4+5VFR2R13kT2R3T1T5b1c1ABC T3T4&符号符号！3.2.5 TTL集电极开路门和三态门电路集电极开路门和三态门电路应用时输出端要接一上拉负载电阻应用时输出端要接一上拉负载电阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC 1.OC门可以实现门可以实现“线与线与”功能功能&UCCF1F2F3FF=F1F2F3RL输出级输出级 UCCRLT5T5T5 FF=F1F2F3?任一导通任一导通F=0UCCRLF1F2F3F 全部截止全部截止

45、F=1F=F1F2F3?所以：所以：F=F1F2F3UCCRLF1F2F3F 注意掌握这几个概念：注意掌握这几个概念：线与、上拉电阻线与、上拉电阻OC门上拉电阻的选择门上拉电阻的选择VccTTL电路电路TTL电路电路ABCDRPLT2IIL(total)IOL(max)IRpVOL(max)+-Vcc:直流电源电压。直流电源电压。VOL（max）：驱动器驱动器VOL最大值。最大值。IOL（max）：驱动器驱动器IOL最大值。最大值。IIL（max）：接到上拉电阻下端接到上拉电阻下端 的全部灌流负载的的全部灌流负载的IIL总值。总值。所以：所以：VccTTL电路电路TTL电路电路ABCDRPLT

46、2IRpVIH(min)IIH（total）VIH(min):负载器件负载器件VIH最小值。最小值。IIH(total)：接在上拉电阻下端的接在上拉电阻下端的全部拉流负载的全部拉流负载的IIH之和。之和。例、设例、设TTL与非门与非门74LS01（OC门门）驱动）驱动8个个TTL负载（负载（74LS04）试确定一合适的上拉电阻试确定一合适的上拉电阻RP，设设VCC5V。查手册（附录查手册（附录C）得：得：VOL（max）0.5V,IOL（max）8mA,IIL（total）=400 A8=3.2mAVIH(min)=2V,IIH(total)=20 A 8=0.16mAIIL=400A,IIH

47、=20 A,可选可选1K的电阻的电阻VCCT4T3D4T2Y 三态门电路及逻辑符号T111DPG1G2ABENENA&BENA&BYY(a)(c)(b)2三态输出门（三态门）三态输出门（三态门）三三态态门门是是在在普普通通门门电电路路基基础础上上，增增加加控控制制端端和和控控制制电电路路构构成的。成的。若若EN为为有有效效电电平平，三三态态门门与与普普通通门门电电路路一一致致；否否则则，输输出出呈现呈现高阻高阻抗状态，输入与输出之间相当于断开。抗状态，输入与输出之间相当于断开。高电平有效高电平有效低电平有效低电平有效.使使能能端端的的两两种种控控制制方方式式低电平使能低电平使能高电平使能高电平

48、使能三态门的逻辑符号三态门的逻辑符号ABF EFAB E返回返回1.悬空的输入端悬空的输入端相当相当于接高电平。于接高电平。2.为了防止干扰，可将悬空的输入为了防止干扰，可将悬空的输入端接高电平。端接高电平。TTLTTL与与CMOSCMOS接口接口带负载的问题带负载的问题抗干扰问题抗干扰问题无论用无论用TTL门驱动门驱动CMOS门，还是用门，还是用CMOS门驱动门驱动TTL门，门，其接口技术就是实现其接口技术就是实现电压匹配电压匹配和和电流匹配电流匹配。3.6.1各种各种门之间的接口问题门之间的接口问题 所谓所谓电压匹配电压匹配是使驱动门输出的高、低电平必须在负载门是使驱动门输出的高、低电平必

49、须在负载门输入电平的容许范围内，驱动门输出的高电平最小值必须输入电平的容许范围内，驱动门输出的高电平最小值必须不低于负载门输入高电平的最小值，不低于负载门输入高电平的最小值，VOH(min)VIH(min)。驱动门输出低电平的最大值不高于负载门输入低电平的最驱动门输出低电平的最大值不高于负载门输入低电平的最大值大值VoL(max)VIL(Max).所谓所谓电流匹配电流匹配是使负载门灌入驱动门或从驱动门拉出的全部是使负载门灌入驱动门或从驱动门拉出的全部电流之和不能大于驱动门所能提供的最大负载电流，包括驱电流之和不能大于驱动门所能提供的最大负载电流，包括驱动门输出为高、低电平两种情况。即：动门输出

50、为高、低电平两种情况。即：驱动门的高电平输出电流应大于所有负载门的高电平输入电驱动门的高电平输出电流应大于所有负载门的高电平输入电流之和流之和IOH(max)nIIH(max)，驱动门的低电平输出电流应大于所驱动门的低电平输出电流应大于所有负载门的低电平输入电流之和，有负载门的低电平输入电流之和，IOL(max)mIIL(max)。其中，其中，n和和m分别是负载门的输入电流分别是负载门的输入电流IIH、IIL的端数。的端数。1、CMOS门驱动门驱动TTL门门CMOS门与门与TTL门电压参数相兼容，只须考虑电流的大小计算门电压参数相兼容，只须考虑电流的大小计算出扇出数即可。出扇出数即可。viTP