2023年IC设计面试笔试题目.doc

《2023年IC设计面试笔试题目.doc》由会员分享，可在线阅读，更多相关《2023年IC设计面试笔试题目.doc（34页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、IC设计面试笔试题目集合分类 笔试/面试题目集合分类-IC设计基础1、我们公司的产品是集成电路，请描述一下你对集成电路的结识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。（未知）答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定规定，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们

2、又具有设计开发周期短、设计制导致本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检查等优点模拟电路1、基尔霍夫定理的内容是什么？（仕兰微电子）2、平板电容公式(C=S/4kd)。（未知）3、最基本的如三极管曲线特性。（未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈馈 的优点（减少放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳

3、定的，如何改变频响曲线的几个方法。（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的因素。（未知）10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）13、用运算放大器组成一个10倍的放大器。（未知）14、给出一个简朴电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(I

4、nfineon笔试试题)15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，规定绘制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC16、有源滤波器和无源滤波器的原理及区别?（新太硬件）17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表达方式。（未知）18、选择电阻时要考虑什么？（东信笔试题）19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？（仕兰微电子）20、给出多个mos管

5、组成的电路求5个点的电压。(Infineon笔试试题)21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简朴描述其优缺陷。（仕兰微电子）22、画电流偏置的产生电路，并解释。（凹凸）23、史密斯特电路,求回差电压。（华为面试题）24、晶体振荡器,仿佛是给出振荡频率让你求周期(应当是单片机的,12分之一周期.) （华为面试题）25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）26、VCO是什么,什么参数(压控振荡器?) （华为面试题）27、锁相环有哪几部分组成？（仕兰微电子）28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知）29、求锁相

6、环的输出频率，给了一个锁相环的结构图。（未知）30、假如公司做高频电子的，也许还要RF知识，调频，鉴频鉴相之类，不一一列举。（未知）31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线无损耗。给出电源电压波形图，规定绘制终端波形图。（未知）32、微波电路的匹配电阻。（未知）33、DAC和ADC的实现各有哪些方法？（仕兰微电子）34、A/D电路组成、工作原理。（未知）35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类

7、的词也别用太多了），这个东西各个人就不同样了，不好说什么了。（未知）_数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是线与逻辑，要实现它，在硬件特性上有什么具体规定？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门也许使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup tim

8、e和hold time的定义和在时钟信号延迟时的变化。（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2023.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间规定。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才干被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定

9、不变的时间。假如hold time不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。假如不满足建立和保持时间的话，那么DFF将不能对的地采样到数据，将会出现metastability的情况。假如数据信号在时钟沿触发前后连续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险如何消除。（仕兰微电子）9、什么是竞争与冒险现象？如何判断？如何消除？（汉王笔试）在

10、组合逻辑中，由于门的输入信号通路中通过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。假如布尔式中有相反的信号则也许产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接CMOS需要在输出端口加一上拉电阻接到5V或者12V。11、如何解决亚稳态。（飞利浦大唐笔试）亚稳态是指触发器无法在某个规定期

11、间段内达成一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才干稳定在某个对的的电平上。在这个稳定期间，触发器输出一些中间级电平，或者也许处在振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。12、IC设计中同步复位与 异步复位的区别。（南山之桥）13、MOORE 与 MEELEY状态机的特性。（南山之桥）14、多时域设计中,如何解决信号跨时域。（南山之桥）15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦大唐笔试）Delay q,尚有 clock的delay,写出决定最大时钟的因素，同时给出表

12、达式。（威盛VIA 2023.11.06 上海笔试试题）18、说说静态、动态时序模拟的优缺陷。（威盛VIA 2023.11.06 上海笔试试题）19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA 2023.11.06 上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键途径是什么，还问给出输入，使得输出依赖于关键途径。（未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）22、卡诺图写出逻辑表达使。（威盛VIA 2023.11.06 上海笔试试题）23、化简F(A,B,C,D)= m(

13、1,3,4,5,10,11,12,13,14,15)的和。（威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）25、To des

14、ign a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）27、用mos管搭出一个二输入与非门。（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster resp

15、onse for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）29、画出NOT,NAND,NOR的符号，真值表，尚有transistor level的电路。（Infineon笔试） 30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2023.11.06 上海笔试试题）31、用一个二选一mux和一个inv实现异或。（飞利浦大唐笔试）32、画出Y=A*B+C的cmos电路图。（科广试题）33、用逻辑们和cmos电路实现ab+cd。（飞利浦大唐笔试）34、画出CM

16、OS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）35、运用4选1实现F(x,y,z)=xz+yz。（未知）36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（事实上就是化简）。37、给出一个简朴的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）39、用与非门等设计全加法器。（华为）40、给出两个门电路让你分析异同。

17、（华为）41、用简朴电路实现，当A为输入时，输出B波形为（仕兰微电子）42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是假如A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）43、用波形表达D触发器的功能。（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）45、用逻辑们画出D触发器。（威盛VIA 2023.11.06 上海笔试试题）46、画出DFF的结构图,用verilog实现之。（威盛）47、画出一种CMOS的D锁存器的电路图和版图。（未知）48、D触发器和D锁存器的区别。（新太硬件面试）49、简述l

18、atch和filp-flop的异同。（未知）50、LATCH和DFF的概念和区别。（未知）51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）54、如何用D触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16?(Intel) 16分频？56、用filp-flop和logic-gate设计一个1位加法器，输入

19、carryin和current-stage，输出carryout和next-stage. （未知）57、用D触发器做个4进制的计数。（华为）58、实现N位Johnson Counter,N=5。（南山之桥）59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）67、用VERILOG或

20、VHDL写一段代码，实现消除一个glitch。（未知）68、一个状态机的题目用verilog实现（但是这个状态机画的实在比较差，很容易误解的）。（威盛VIA 2023.11.06 上海笔试试题）69、描述一个交通信号灯的设计。（仕兰微电子）70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要对的的找回钱数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的规定。（未知）72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状

21、态机）；（2）用verilog编程，语法要符合fpga设计的规定；（3）设计工程中可使用的工具及设计大体过程。（未知）73、画出可以检测10010串的状态图,并verilog实现之。（威盛）74、用FSM实现101101的序列检测模块。（南山之桥）a为输入端，b为输出端，假如a连续输入为1101则b输出为1，否则为0。例如a： b： 请画出state machine；请用RTL描述其state machine。（未知）78、sram，falsh memory，及dram的区别？（新太硬件面试）79、给出单管DRAM的原理图(西电版数字电子技术基础作者杨颂华、冯毛官205页图914b)，问你有什

22、么办法提高refresh time，总共有5个问题，记不起来了。（减少温度，增大电容存储容量）（Infineon笔试）81、名词:sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,SDRIRQ:Interrupt ReQuestBIOS:Basic Input Output SystemUSB:Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR:Single Data Rate压控振荡器的英文缩写(VCO)。动态随机存储器的英文缩写(DRAM)。名词解释，无聊的外文缩写罢了，比如PCI、ECC、D

23、DR、interrupt、pipeline、IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换)或者是中文的，比如：a.量化误差b.直方图c.白平衡 _IC设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的结识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU(MCU(MicroControllerUnit)中文名称为多点控制单元，又称单片微型计算机(SingleChipMicrocomputer)，是指随着大规模集成电路的出现及其发展，将计算机的

24、CPU、RAM、ROM、定期数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTPROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既规定一定灵活性，又规定低成本的应用场合，特别是功能不断翻新、需要迅速量产的电子产品。微控制器在通过

25、这几年不断地研究,发展,历经4位,8位,到现在的16位及32位,甚至64位。产品的成熟度,以及投入厂商之多,应用范围之广,真可谓之空前。目前在国外大厂因开发较早,产品线广,所以技术领先,而本土厂商则以多功能为产品导向取胜。但不可讳言的,本土厂商的价格战是对外商导致威胁的关键因素。由于制程的改善，8位MCU与4位MCU价差相去无几，8位已渐成为市场主流；目前4位MCU大部份应用在计算器、车用仪表、车用防盗装置、呼喊器、无线电话、CD播放器、LCD驱动控制器、LCD游戏机、儿童玩具、磅秤、充电器、胎压计、温湿度计、遥控器及傻瓜相机等；8位MCU大部份应用在电表、马达控制器、电动玩具机、变频式冷气机

26、、呼喊器、传真机、来电辨识器（CallerID）、电话录音机、CRT显示器、键盘及USB等；16位MCU大部份应用在行动电话、数字相机及摄录放影机等；32位MCU大部份应用在Modem、GPS、PDA、HPC、STB、Hub、Bridge、Router、工作站、ISDN电话、激光打印机与彩色传真机；64位MCU大部份应用在高阶工作站、多媒体互动系统、高级电视游乐器（如SEGA的Dreamcast及Nintendo的GameBoy）及高级终端机等)、RISC(RISC是什么含义？它有什么特点？简称为精简指令系记录算机（简称RISC），起源于80年代的MIPS主机（即RISC机），RISC机中采用

27、的微解决器统称RISC解决器。 RISC典型范例如：MIPS R3000、HPPA8000系列，Motorola M88000等均属于RISC微解决器。 RISC重要特点： RISC微解决器不仅精简了指令系统，采用超标量和朝流水线结构；它们的指令数目只有几十条，却大大增强了并行解决能力。如：1987年Sun Microsystem公司推出的SPARC芯片就是一种超标量结构的RISC解决器。而SGI公司推出的MIPS解决器则采用超流水线结构，这些RISC解决器在构建并行精简指令系统多解决机中起着核心的作用。RISC解决器是当今UNIX领域64位多解决机的主流芯片 性能特点一：由于指令集简化后，流

28、水线以及常用指令均可用硬件执行；性能特点二：采用大量的寄存器，使大部分指令操作都在寄存器之间进行，提高了解决速度；性能特点三：采用缓存主机外存三级存储结构，使取数与存数指令分开执行，使解决器可以完毕尽也许多的工作，且不因从存储器存取信息而放慢解决速度。应用特点；由于RISC解决器指令简朴、采用硬布线控制逻辑、解决能力强、速度快，世界上绝大部分UNIX工作站和服务器厂商均采用RISC芯片作CPU用。如原DEC的Alpha21364、IBM的Power PC G4、HP的PA8900、SGI的R12023A和SUN Microsystem公司的Ultra SPARC 。运营特点： RISC芯片的工

29、作频率一般在400MHZ数量级。时钟频率低，功率消耗少，温升也少，机器不易发生故障和老化，提高了系统的可靠性。单一指令周期容纳多部并行操作。在RISC微解决器发展过程中。曾产生了超长指令字（VLIW）微解决器，它使用非常长的指令组合，把许多条指令连在一起，以能并行执行。VLIW解决器的基本模型是标量代码的执行模型，使每个机器周期内有多个操作。有些RISC解决器中也采用少数VLIW指令来提高解决速度。)、CISC(CISC(复杂指令集计算机）和RISC（精简指令集计算机）是前CPU 的两种架构。它们的区别在于不同的CPU设计理念和方法。初期的CPU所有是CISC架构，它的设计目的是要用最少的机器

30、语言指令来完毕所需的计算任务。RISC则是计算机系统只有少数指令，但是每个指令的执行时间相称短，因此CPU可以用相称高的频率来运算。)、DSP(DSP是单片机的一个分支。它有专门的FFT算法需要的特殊指令，流水线指令解决。能以较高的速度进行运算。我们可以根据需要选用他。假如你作一个遥控器，选用他就没优势了。由于很多其他的用于遥控的单片机比他更适合用来作遥控器。假如你用89C51来作语音或图像辨认就不如DSP了。一个产品的设计要考虑，在满足需求的情况下，他的性价比。 2,单片机长于控制场合应用，DSP长于信号分析运算，自身针对了不同的需求，应当不存在互相替代的问题。但是目前这两者特点互相融合的趋

31、势倒是越来越明显。3,假如你还没进入开发领域，把单片机的硬件摸透了对学DSP帮助很大，假如你还没学单片机把起点架在DSP上也没问题，以我的心得单片机你迟早要碰到，不如先学好他，对单片机能解决的问题，DSP的开发成本大得多，但是你将来要是碰到复杂的数字信号解决（如IIR，FIR，FFT）等，就用得上他了，它的速度和实时解决能力单片机是望尘莫及的。尚有一篇文章讲这个的: DSP器件与单片机的比较在过去的几十年里，单片机的广泛应用实现了简朴的智能控制功能。随着信息化的进程和计算机科学与技术、信号解决理论与方法等的迅速发展，需要解决的数据量越来越大，对实时性和精度的规定越来越高，在某些领域，低档单片机

32、已不再能满足规定。近年来，各种集成化的单片DSP的性能得到很大改善，软件和开发工具也越来越多，越来越好；价格却大幅度下滑，从而使得DSP器件及技术更容易使用，价格也可认为广大用户接受；越来越多的单片机用户开始考虑选用DSP器件来提高产品性能，DSP器件取代高档单片机的也许性越来越大。本文将从性能、价格等方面对单片机和DSP器件进行比较，在此基础上，以TI的MS320C2XX系列DSP器件为例，探讨DSP器件取代高档单片机的可行性。1.单片机的特点所谓单片机就是在一块芯片上集成了CPU、RAM、ROM(EPROM或EEPROM)、时钟、定期/计数器、多种功能的串行和并行I/O口。如Intel公司

33、的8031系列等。除了以上基本功能外，有的还集成有A/D、D/A，如Intel公司的8098系列。概括起来说，单片机具有如下特点：具有位解决能力，强调控制和事务解决功能。价格低廉。如低档单片机价格只有人民币几元钱。开发环境完备，开发工具齐全，应用资料众多。后备人才充足。国内大多数高校都开设了单片机课程和单片机实验。 2.DSP器件的特点 与单片机相比，DSP器件具有较高的集成度。DSP具有更快的CPU，更大容量的存储器，内置有波特率发生器和FIFO缓冲器。提供高速、同步串口和标准异步串口。有的片内集成了A/D和采样/保持电路，可提供PWM输出。DSP器件采用改善的哈佛结构，具有独立的程序和数据

34、空间，允许同时存取程序和数据。内置高速的硬件乘法器，增强的多级流水线，使DSP器件具有高速的数据运算能力。DSP器件比16位单片机单指令执行时间快810倍，完毕一次乘加运算快1630倍。DSP器件还提供了高度专业化的指令集，提高了FFT快速傅里叶变换和滤波器的运算速度。此外，DSP器件提供JTAG接口，具有更先进的开发手段，批量生产测试更方便，开发工具可实现全空间透明仿真，不占用用户任何资源。软件配有汇编/链接C编译器、C源码调试器。目前国内推广应用最为广泛的DSP器件是美国德州仪器(TI)公司生产的TMS320系列。DSP开发系统的国产化工作已经完毕，国产开发系统的价格至少比进口价格低一半，

35、有的如TMS320C2XX开发系统只有进口开发系统价格的1/5，这大大刺激了DSP器件的应用。目前，已有不少高校计划建立DSP实验室，TI公司和北京闻亭公司都已制订了高校支持计划，将带动国内DSP器件的应用和推广(哈尔滨工程大学就是其中的一所，他们的实力非常强大) 3.DSP器件大规模推广指日可待？通过上述比较，我们可得出结论：DSP器件是一种具有高速运算能力的单片机。从应用角度看：DSP器件是运算密集型的，而单片机是事务密集型的，DSP器件可以取代单片机，单片机却不能取代DSP。DSP器件价格大幅度下滑，直逼单片机？DSP器件广泛使用了JTAG硬件仿真，比单片机更易于硬件调试。国产化的DSP

36、开发系统为更多用户采用DSP器件提供了也许性。DSP取代单片机的技术和价格的市场条件已经成熟？大规模推广指日可待？（现在吹牛的人真是一点草稿都不打。但是DSP的确功可以强大。）结论:使用单片机的不一定了解DSP，并且非要用DSP不可;但使用DSP的一定了解单片机，并且能做出性价比高的产品。)、ASIC、FPGA(ASIC（Application Specific Intergrated Circuits）即专用集成电路，是指应特定用户规定和特定电子系统的需要而设计、制造的集成电路。目前用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一，它们的

37、共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。ASIC的特点是面向特定用户的需求，品种多、批量少，规定设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本减少等优点。 FPGA（现场可编程门阵列）是专用集成电路（ASIC）中集成度最高的一种，用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑，因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中，通过上电加载到FPGA中，对其进行初始化。

38、也可在线对其编程，实现系统在线重构，这一特性可以构建一个根据计算任务不同而实时定制的CPU，这是当今研究的热门领域。电子封装是集成电路芯片生产完毕后不可缺少的 一道工序，是器件到系统的桥梁。所以FPGA是封装结构的是对的的！)等的概念）。（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。（未知）答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定规定，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短

39、、设计制导致本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检查等优点3、什么叫做OTP片(OTP（一次性可编程）)、掩膜片，两者的区别何在？（仕兰微面试题目）OTP与掩膜 OTP是一次性写入的单片机。过去认为一个单片机产品的成熟是以投产掩膜型单片机为标志的。由于掩膜需要一定的生产周期，而OTP型单片机价格不断下降，使得近年来直接使用OTP完毕最终产品制造更为流行。它较之掩膜具有生产周期短、风险小的特点。近年来，OTP型单片机需量大幅度上扬，为适应这种需求许多单片机都采用了在片编程技术(In System Programming)。未编程的OTP芯片可采用裸片Bonding技术或表

40、面贴技术，先焊在印刷板上，然后通过单片机上引出的编程线、串行数据、时钟线等对单片机编程。解决了批量写OTP 芯片时容易出现的芯片与写入器接触不好的问题。使OTP的裸片得以广泛使用，减少了产品的成本。编程线与I/O线共用，不增长单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，所有为有ISP功能的OTP。4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的结识。(一般来说asic和fpga/cpld没有关系！fpga是我们在小批量或者实验中采用的，生活中的电子器件上很少见到的。而asic是通过掩膜的高的，它是不可被修改的。至于流程，应当是前端、综合

41、、仿真、后端、检查、加工、测试、封装。 我是做路由器asic设计的也许你上网用的网卡尚有路由器就是我们公司的，呵呵，流程基本如此！)（仕兰微面试题目）6、简述FPGA等可编程逻辑器件设计流程。通常可将FPGA/CPLD设计流程归纳为以下7个环节，这与ASIC设计有相似之处。 1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一环节称为第一次Sign-off）PLD设计中，有时

42、跳过这一步。 3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可辨认的某种数据格式(网表)。 4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。 5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如 Maxplus2）自动一次完毕。 6.后仿真（时序仿真）需要运用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一环节称为第二次Signoff）。 7.生产。布

43、线和后仿真完毕之后，就可以开始ASCI或PLD芯片的投产 )（仕兰微面试题目）7、IC设计前端到后端的流程和eda工具。(ic卡是集成电路卡的意思，ic卡是一种内藏大规模集成电路的塑料卡片，其大小和本来的磁卡电话的磁卡大小相同。 ic卡通常可分为存储卡、加密卡和智能卡三类，存储卡是可以直接对其进行读、写操作的存储器，加密卡是在存储卡的基础上增长了读、写加密功能，对加密卡进行操作时，必须一方面核对卡中的密码，密码对的才干进行正常操作，智能卡是带有微解决器(cpu)，同时也称作cpu卡。 ic卡的设计的流程分为:逻辑设计-子功能分解-具体时序框图-分块逻辑仿真-电路设计(RTL级描述)-功能仿真-

44、综合(加时序约束和设计库)-电路网表-网表仿真)-预布局布线(SDF文献)-网表仿真(带延时文献)-静态时序分析-布局布线-参数提取-SDF文献-后仿真-静态时序分析-测试向量生成-工艺设计与生产-芯片测试-芯片应用，在验证过程中出现的时序收敛，功耗，面积问题，应返回前端的代码输入进行重新修改，再仿真，再综合，再验证，一般都要反复好几次才干最后送去foundry厂流片。)（未知）9、Asic的design flow（设计流程）。（威盛VIA 2023.11.06 上海笔试试题）()11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）先介绍下IC开发流程：1.）代码输入（design i

45、nput)用vhdl或者是verilog语言来完毕器件的功能描述，生成hdl代码语言输入工具：SUMMITVISUALHDLMENTORRENIOR图形输入:composer(cadence); viewlogic (viewdraw)2.）电路仿真（circuit simulation)将vhd代码进行先前逻辑仿真，验证功能描述是否对的数字电路仿真工具：Verolog：CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-simVHDL :CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模拟电路仿真工具：*ANTI HSpice ps

46、pice，spectre micro microwave:eesoft : hp3.）逻辑综合（synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成相应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？（仕兰微面试题目）13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）ProtelProtel99是基于Win95/Win NT/Win98/Win2023的纯32位电路设计制版系统。Protel99提供了一个集成的设计环境，涉及了原理图设计和PCB布线工具，集成的设计文档管理，支持通过网络进行工作组协同设计功能。14、描述你对集成电路工艺