《FPGA简介》PPT课件.ppt

《《FPGA简介》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《FPGA简介》PPT课件.ppt（27页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、FPGA简介简介2.CPLD/FPGA2.CPLD/FPGA概述概述概述概述1.1.可编程逻辑器件发展历程可编程逻辑器件发展历程可编程逻辑器件发展历程可编程逻辑器件发展历程3.CPLD/FPGA3.CPLD/FPGA基本原理基本原理基本原理基本原理4.FPGA4.FPGA设计方法设计方法设计方法设计方法5.FPGA5.FPGA设计流程设计流程设计流程设计流程7.PLD/FPGA7.PLD/FPGA发展趋势发展趋势发展趋势发展趋势6.Verilog HDL6.Verilog HDL语言简介语言简介语言简介语言简介1.1.可可可可编编编编程程程程逻辑逻辑逻辑逻辑器件器件器件器件的发展历程的发展历程

2、的发展历程的发展历程 可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件(PLD)(PLD)(PLD)(PLD)可可可可编编编编程程程程阵阵阵阵列列列列逻辑逻辑逻辑逻辑(PAL(PAL(PAL(PAL）可可可可编编编编程程程程逻辑阵逻辑阵逻辑阵逻辑阵列列列列(PLA)(PLA)(PLA)(PLA)Xilinx Xilinx Xilinx Xilinx的的的的FPGAFPGAFPGAFPGAAlteraAlteraAlteraAltera的的的的CPLDCPLDCPLDCPLD早期FPGAFPGA技术技术现在XilinxXilinx：基于查找表技术，基于查找表技术，基于查找表技术，基于查找

3、表技术，SRAMSRAM工艺，要外挂配置用的工艺，要外挂配置用的工艺，要外挂配置用的工艺，要外挂配置用的EEPROMEEPROM的的的的PLDPLD叫叫叫叫FPGA(FPGA(Field Programable Gate Array）基于乘积项技术，基于乘积项技术，基于乘积项技术，基于乘积项技术，FlashFlash（类似（类似（类似（类似EEPROMEEPROM工艺）工艺的工艺）工艺的工艺）工艺的工艺）工艺的PLDPLD叫叫叫叫CPLDCPLDAlteraAltera：MAXMAX系列（乘积项技术，系列（乘积项技术，系列（乘积项技术，系列（乘积项技术，EEPROMEEPROM工艺），工艺），

4、工艺），工艺），FLEXFLEX系列（查找系列（查找系列（查找系列（查找表技术，表技术，表技术，表技术，SRAMSRAM工艺）都叫作工艺）都叫作工艺）都叫作工艺）都叫作CPLD(CPLD(Complex Programable Logic Device)，即复杂，即复杂，即复杂，即复杂PLD(Complex PLD)PLD(Complex PLD)。FPGA技术技术 规模大，能够完成任何数字逻辑的功能，实现系统集成规模大，能够完成任何数字逻辑的功能，实现系统集成规模大，能够完成任何数字逻辑的功能，实现系统集成规模大，能够完成任何数字逻辑的功能，实现系统集成 在投片前验证设计的正确性，开发成本低

5、在投片前验证设计的正确性，开发成本低在投片前验证设计的正确性，开发成本低在投片前验证设计的正确性，开发成本低 修改设计而不用改动硬件电路，开发周期短修改设计而不用改动硬件电路，开发周期短修改设计而不用改动硬件电路，开发周期短修改设计而不用改动硬件电路，开发周期短 减少减少减少减少PCBPCB面积，提高系统可靠性面积，提高系统可靠性面积，提高系统可靠性面积，提高系统可靠性FPGA技术技术PLD(CPLD/FPGA)PLD(CPLD/FPGA)的优点：的优点：的优点：的优点：FPGA技术技术CPLDCPLD和和和和FPGAFPGA的区别的区别的区别的区别 制造工艺不同制造工艺不同制造工艺不同制造工

6、艺不同 实现功能不同实现功能不同实现功能不同实现功能不同FPGA:FPGA:查找表技术，查找表技术，查找表技术，查找表技术，SRAMSRAM工艺工艺工艺工艺CPLDCPLD：乘积项技术，：乘积项技术，：乘积项技术，：乘积项技术，Flash/EEPROMFlash/EEPROM工艺工艺工艺工艺FPGA:FPGA:时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路CPLD:CPLD:组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路3.CPLD/FPGA3.CPLD/FPGA基本原理基本原理基本原理基本原理FPGA技术技术基于查找表的基于查找表的PLD的基本结构及逻辑实现原理的基本结构及逻辑实现原理

7、基于乘积项的基于乘积项的PLD的基本结构及逻辑实现原理的基本结构及逻辑实现原理 查找表（查找表（查找表（查找表（Look-Up-TableLook-Up-Table）的原理和结构）的原理和结构）的原理和结构）的原理和结构查找表查找表查找表查找表LUTLUT实质上是一个实质上是一个实质上是一个实质上是一个RAMRAM，n n位地址线可以配置为位地址线可以配置为位地址线可以配置为位地址线可以配置为n1n1的的的的RAMRAM。当用户描述。当用户描述。当用户描述。当用户描述了一个逻辑电路后，软件会计算所有可能的结果，并写入了一个逻辑电路后，软件会计算所有可能的结果，并写入了一个逻辑电路后，软件会计算

8、所有可能的结果，并写入了一个逻辑电路后，软件会计算所有可能的结果，并写入RAMRAM。每一个信号进行。每一个信号进行。每一个信号进行。每一个信号进行逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，输出结果逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，输出结果逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，输出结果逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，输出结果FPGA技术技术Xilinx Spartan-IIXilinx Spartan-II内部结构内部结构内部结构内部结构FPGA技术技术AlteraAltera的的的的FLEX/ACEXFLE

9、X/ACEX等芯片的内部结构等芯片的内部结构等芯片的内部结构等芯片的内部结构FPGA技术技术选择选择选择选择FPGAFPGA还是还是还是还是CPLDCPLDCPLD组合逻辑的功能很强，一个宏单元就可以分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至十几个甚至2030多个组合逻辑输入。多个组合逻辑输入。FPGA的一个的一个LUT只能处理只能处理4输入的组合逻辑，因此，输入的组合逻辑，因此，CPLD适合用于设计译码等复杂组合逻辑。适合用于设计译码等复杂组合逻辑。但但FPGA的制造工艺确定了的制造工艺确定了FPGA芯片中包含的芯片中包含的LUT和触发器的数量非常多，往往都是几千上万，和触发器的

10、数量非常多，往往都是几千上万，CPLD一般只能做到一般只能做到512个逻辑单元，而且如果用芯片价格个逻辑单元，而且如果用芯片价格除以逻辑单元数量，除以逻辑单元数量，FPGA的平均逻辑单元成本大大的平均逻辑单元成本大大低于低于CPLD。FPGA技术技术4.FPGA4.FPGA的设计方法的设计方法的设计方法的设计方法FPGA的常用设计方法包括的常用设计方法包括“自顶向下自顶向下”和和“自下而上自下而上”,目前大规模目前大规模FPGA设设计一般选择计一般选择“自顶向下自顶向下”的设计方法。的设计方法。所谓所谓“自顶向下自顶向下”设计方法设计方法,简单地说简单地说,就是采用可完全独立于芯片厂商及其产就

11、是采用可完全独立于芯片厂商及其产品结构的描述语言品结构的描述语言,在功能级对设计产品进行定义在功能级对设计产品进行定义,并结合功能仿真技术并结合功能仿真技术,以确保以确保设计的正确性设计的正确性,在功能定义完成后在功能定义完成后,利用逻辑综合技术利用逻辑综合技术,把功能描述转换成某一具把功能描述转换成某一具体结构芯片的网表文件体结构芯片的网表文件,输出给厂商的布局布线器进行布局布线。布局布线结输出给厂商的布局布线器进行布局布线。布局布线结果还可反标回同一仿真器果还可反标回同一仿真器,进行包括功能和时序的后验证进行包括功能和时序的后验证,以保证布局布线所带以保证布局布线所带来的门延时和线延时不会

12、影响设计的性能。来的门延时和线延时不会影响设计的性能。FPGA技术技术自顶向下设计方法学自顶向下设计方法学自顶向下设计方法学自顶向下设计方法学顶层模块顶层模块顶层模块顶层模块子模块子模块1 1子模块子模块2 2子模块子模块3 3叶单元叶单元叶单元叶单元叶单元叶单元叶单元叶单元叶单元叶单元叶单元叶单元FPGA技术技术FPGA技术技术5.FPGA5.FPGA设计流程设计流程设计流程设计流程6.Verilog HDL6.Verilog HDL语言简介语言简介语言简介语言简介uu能力能力能力能力 设计的行为特性、设计的数据流特性、设计的结构组成以及 包含响应 监控和设计验证方面的时延和波形产生机制。提

13、供 了编程语言接口，通过该接口可以在模拟、验证期间从设计 外部访问设计，包括模拟的具体控制和运行。u主要功能主要功能 基本逻辑门，例如and、or 和nand 等都内置在语言中 开关级基本结构模型，例如pmos 和nmos 等也被内置在语言中 可采用三种不同方式或混合方式对设计建模 两类数据类型 能够描述层次设计，可使用模块实例结构描述任何层次 能够使用门和模块实例化语句在结构级进行结构描述FPGA技术技术Verilog HDLVerilog HDL建模概述建模概述建模概述建模概述1.1.模块模块模块模块 Verilog 的基本描述单位，用于描述某个设计的功能或结构及与其他的基本描述单位，用于

14、描述某个设计的功能或结构及与其他 模块通信的外部端口模块通信的外部端口加法器实例加法器实例加法器实例加法器实例module addr(a,b,cin,count,sum);input 2:0 a;input 2:0 b;input cin;output count;output 2:0 sum;assign count,sum=a+b+cin;endmoduleFPGA技术技术模块的结构模块的结构模块的结构模块的结构module module_name(port1,port2,.);/D e c l a r a t i o n s:input,output,inout,reg,wire,par

15、ameter,function,task,./S t a t e m e n t s:Initial statement Always statement Module instantiation Gate instantiation Continuous assignmentendmoduleFPGA技术技术模块的端口模块的端口模块的端口模块的端口inputinputreg or netreg or netoutputoutputnetnetnetnetreg or netreg or netinoutinoutnetnetnetnetFPGA技术技术2.2.时延时延时延时延信号在电路中传输

16、会有传播延时等，如线延时、器件延时。时延就是信号在电路中传输会有传播延时等，如线延时、器件延时。时延就是对延时特性的对延时特性的HDL描述。描述。assign#2 B=Atimescale 1ns/100psFPGA技术技术建模方式建模方式建模方式建模方式 结构化描述方式结构化描述方式结构化描述方式结构化描述方式 数据流描述方式数据流描述方式数据流描述方式数据流描述方式 行为描述方式行为描述方式行为描述方式行为描述方式FPGA技术技术结构化描述方式结构化描述方式结构化描述方式结构化描述方式结构化的建模方式就是通过对电路结构的描述来建模，即通过对器件的调用，并使用线网来连接各器件。module

17、FA_struct(A,B,Cin,Sum,Count);input A;input B;input Cin;output Sum;output Count;wire S1,T1,T2,T3;xor x1(S1,A,B);xor x2(Sum,S1,Cin);and A1(T3,A,B);and A2(T2,B,Cin);and A3(T1,A,Cin);or O1(Cout,T1,T2,T3);endmoduleFPGA技术技术数据流描述方式数据流描述方式数据流描述方式数据流描述方式数据流的建模方式就是通过对数据流在设计中的具体行为的描述的来建模。数据流的建模方式就是通过对数据流在设计中的具

18、体行为的描述的来建模。最基本的机制就是用连续赋值语句。在连续赋值语句中，某个值被赋给某个最基本的机制就是用连续赋值语句。在连续赋值语句中，某个值被赋给某个线网变量（信号）。线网变量（信号）。timescale 1ns/100psmodule FA_flow(A,B,Cin,Sum,Count)input A,B,Cin;output Sum,Count;wire S1,T1,T2,T3;assign#2 S1=A B;assign#2 Sum=S1 Cin;assign#2 T3=A&B;assign#2 T1=A&Cin;assign#2 T2=B&Cin;endmoduleFPGA技术技术

19、行为描述方式行为描述方式行为描述方式行为描述方式行为方式的建模是指采用对信号行为级的描述（不是结构级的描述）的方行为方式的建模是指采用对信号行为级的描述（不是结构级的描述）的方法来建模。在表示方面，类似数据流的建模方式，但一般是把用法来建模。在表示方面，类似数据流的建模方式，但一般是把用initial 块块语句或语句或always 块语句描述的归为行为建模方式。行为建模方式通常需要借块语句描述的归为行为建模方式。行为建模方式通常需要借助一些行为级的运算符如加法运算符（助一些行为级的运算符如加法运算符（+），减法运算符（），减法运算符（-）等。）等。module FA_behav1(A,B,Ci

20、n,Sum,Cout);input A,B,Cin;output Sum,Cout;reg Sum,Cout;reg T1,T2,T3;always(A or B or Cin)begin Sum=(A B)Cin;T1=A&Cin;T2=B&Cin;T3=A&B;Cout=(T1|T2)|T3;endendmodulemodule FA_behav2(A,B,Cin,Sum,Cout);input A,B,Cin;output Sum,Cout;reg Sum,Cout;always(A or B or Cin)begin Count，Sum=A+B+Cin;endendmoduleFPGA

21、技术技术Verilog HDLVerilog HDL的数据类型的数据类型的数据类型的数据类型reg 是最常用的寄存器类型，寄存器类型通常用于对存储单元的描述，如是最常用的寄存器类型，寄存器类型通常用于对存储单元的描述，如D型触型触发器、发器、ROM等。存储器类型的信号当在某种触发机制下分配了一个值，在分配等。存储器类型的信号当在某种触发机制下分配了一个值，在分配下一下一 个值之时保留原值。但必须注意的是，个值之时保留原值。但必须注意的是，reg 类型的变量，不一定是存储单类型的变量，不一定是存储单元，如在元，如在always 语句中进行描述的必须用语句中进行描述的必须用reg 类型的变量。类型

22、的变量。reg 类型定义语法如下：类型定义语法如下：reg msb:lsb reg1,reg2,.r e g N;msb 和和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定定 义范围，缺省值为义范围，缺省值为1 位寄存器。例如：位寄存器。例如：reg 3:0 Sat;/S a t 为为4 位寄存器。位寄存器。reg Cnt;/1 位寄存器位寄存器 线网线网线网线网 寄存器寄存器寄存器寄存器线网类型主要有线网类型主要有wire 和和tri 两种。线网类型用于对结构化两种。线网类型用于对结构化器件之间的物理连线的建

23、模。如器件的管脚，内部器件器件之间的物理连线的建模。如器件的管脚，内部器件如与门的输出等。由于线网类型代表的是物理连接线，如与门的输出等。由于线网类型代表的是物理连接线，因此它不存贮逻辑值。必须由器件所驱动。通常由因此它不存贮逻辑值。必须由器件所驱动。通常由assign进行赋值进行赋值FPGA技术技术FPGA技术技术阻塞赋值和非阻塞赋值阻塞赋值和非阻塞赋值阻塞赋值和非阻塞赋值阻塞赋值和非阻塞赋值阻塞赋值阻塞赋值阻塞赋值阻塞赋值 =在数据流描述中用于连续赋值在数据流描述中用于连续赋值 在行为描述中用于对组合逻辑赋值在行为描述中用于对组合逻辑赋值 顺序进行顺序进行非阻塞赋值非阻塞赋值非阻塞赋值非阻

24、塞赋值 =在行为描述中用于对时序逻辑赋值在行为描述中用于对时序逻辑赋值 并行操作，只能对寄存器赋值并行操作，只能对寄存器赋值7.PLD/FPGA7.PLD/FPGA发展趋势发展趋势发展趋势发展趋势工艺技术的进步使工艺技术的进步使工艺技术的进步使工艺技术的进步使FPGAFPGA性能更强性能更强性能更强性能更强 更高性能更高性能 更低成本更低成本 采用深采用深采用深采用深亚亚亚亚微米的半微米的半微米的半微米的半导导导导体工体工体工体工艺艺艺艺后，器件在性能提高的同后，器件在性能提高的同后，器件在性能提高的同后，器件在性能提高的同时时时时，价格也在逐步降低。由于便携式，价格也在逐步降低。由于便携式，

25、价格也在逐步降低。由于便携式，价格也在逐步降低。由于便携式应应应应用用用用产产产产品的品的品的品的发发发发展，展，展，展，对现场对现场对现场对现场可可可可编编编编程器件的低程器件的低程器件的低程器件的低压压压压、低功耗的要求日益迫切。因此，无、低功耗的要求日益迫切。因此，无、低功耗的要求日益迫切。因此，无、低功耗的要求日益迫切。因此，无论论论论哪个厂家、哪种哪个厂家、哪种哪个厂家、哪种哪个厂家、哪种类类类类型的型的型的型的产产产产品，都在瞄准品，都在瞄准品，都在瞄准品，都在瞄准这这这这个方向而努力。例如在前面所提到的个方向而努力。例如在前面所提到的个方向而努力。例如在前面所提到的个方向而努力。

26、例如在前面所提到的XilinxXilinx公司的公司的公司的公司的SpantanTMSpantanTM系列的系列的系列的系列的FPGAFPGA、AlteraAltera公司的公司的公司的公司的APEX 20KEAPEX 20KE器器器器件、件、件、件、ACEXACEX系列以及系列以及系列以及系列以及ActelActel公司的公司的公司的公司的SXSX系列系列系列系列产产产产品都是向高密度、低品都是向高密度、低品都是向高密度、低品都是向高密度、低压压压压、低功耗、低功耗、低功耗、低功耗发发发发展的典范。展的典范。展的典范。展的典范。不不不不仅仅仅仅如此，更有新型的公司以其特色的技如此，更有新型的

27、公司以其特色的技如此，更有新型的公司以其特色的技如此，更有新型的公司以其特色的技术术术术加入低加入低加入低加入低压压压压、低功耗芯片的、低功耗芯片的、低功耗芯片的、低功耗芯片的竞竞竞竞争。典型的如争。典型的如争。典型的如争。典型的如Philips Philips SemiconductorsSemiconductors推出的推出的推出的推出的 CoolRunner 960CoolRunner 960，是一种具有，是一种具有，是一种具有，是一种具有960960个宏个宏个宏个宏单单单单元的元的元的元的CPLDCPLD，无，无，无，无论论论论在何种在何种在何种在何种应应应应用中，都能提供用中，都能提

28、供用中，都能提供用中，都能提供标标标标准的准的准的准的6ns6ns传输传输传输传输延延延延迟迟迟迟、工作于、工作于、工作于、工作于3v3v的的的的电压电压电压电压下。下。下。下。该该该该器件低功耗的关器件低功耗的关器件低功耗的关器件低功耗的关键键键键是采用了是采用了是采用了是采用了Zero PowerZero Power互互互互连阵连阵连阵连阵列，它用一个由外部列，它用一个由外部列，它用一个由外部列，它用一个由外部逻辑实现逻辑实现逻辑实现逻辑实现的的的的CMOSCMOS门门门门，代替了其它，代替了其它，代替了其它，代替了其它CPLDCPLD常用的常用的常用的常用的对电对电对电对电流敏感的运放。

29、流敏感的运放。流敏感的运放。流敏感的运放。这样这样这样这样当其它的相等当其它的相等当其它的相等当其它的相等规规规规模的模的模的模的CPLDCPLD需要消耗需要消耗需要消耗需要消耗250mA250mA的静的静的静的静电电电电流流流流时时时时，CoolRunner 960CoolRunner 960的耗的耗的耗的耗电电电电不到不到不到不到100mA100mA。采用采用采用采用90nm90nm工工工工艺艺艺艺的的的的FPGAFPGA，在容量，在容量，在容量，在容量对对对对等的前提下，生等的前提下，生等的前提下，生等的前提下，生产产产产的的的的FPGAFPGA的硅片尺寸的硅片尺寸的硅片尺寸的硅片尺寸变

30、变变变得更小，使得成本大得更小，使得成本大得更小，使得成本大得更小，使得成本大为为为为降低降低降低降低FPGA技术技术 IP复用复用 混合混合FPGA 设计理念的创新使设计理念的创新使设计理念的创新使设计理念的创新使FPGAFPGA向向向向SOPCSOPC方向发展方向发展方向发展方向发展 为为为为了更好的了更好的了更好的了更好的满满满满足足足足设计设计设计设计人人人人员员员员的需要，的需要，的需要，的需要，扩扩扩扩大市大市大市大市场场场场，各大，各大，各大，各大现场现场现场现场可可可可编编编编程程程程逻辑逻辑逻辑逻辑器件的厂商都在不断的器件的厂商都在不断的器件的厂商都在不断的器件的厂商都在不断

31、的扩扩扩扩充其知充其知充其知充其知识产识产识产识产权权权权（IPIP）核心）核心）核心）核心库库库库。这这这这些核心些核心些核心些核心库库库库都是都是都是都是预预预预定定定定义义义义的、的、的、的、经过测试经过测试经过测试经过测试和和和和验证验证验证验证的、的、的、的、优优优优化的、可保化的、可保化的、可保化的、可保证证证证正确的功能。正确的功能。正确的功能。正确的功能。设计设计设计设计人人人人员员员员可可可可以利用以利用以利用以利用这这这这些些些些现现现现成的成的成的成的IPIP库资库资库资库资源，高效准确的完成复源，高效准确的完成复源，高效准确的完成复源，高效准确的完成复杂杂杂杂片上的系片

32、上的系片上的系片上的系统设计统设计统设计统设计。典型的。典型的。典型的。典型的IPIP核核核核库库库库有有有有XilinxXilinx公司提供的公司提供的公司提供的公司提供的LogiCORELogiCORE和和和和AllianceCOREAllianceCORE。半半半半导导导导体体体体产产产产品的一品的一品的一品的一贯贯贯贯目目目目标标标标是以更小的尺寸、更低的成本和更小的功耗，是以更小的尺寸、更低的成本和更小的功耗，是以更小的尺寸、更低的成本和更小的功耗，是以更小的尺寸、更低的成本和更小的功耗，获获获获得更高的得更高的得更高的得更高的质质质质量与性能。从量与性能。从量与性能。从量与性能。从

33、设计设计设计设计角角角角度来看，它的度来看，它的度来看，它的度来看，它的趋势趋势趋势趋势是以各种宏模是以各种宏模是以各种宏模是以各种宏模块块块块的集成来代替分离的芯片，混合的集成来代替分离的芯片，混合的集成来代替分离的芯片，混合的集成来代替分离的芯片，混合FPGAFPGA便是便是便是便是这这这这一一一一趋势趋势趋势趋势下的必然下的必然下的必然下的必然产产产产物。物。物。物。所所所所谓谓谓谓混合混合混合混合FPGAFPGA，是指将各，是指将各，是指将各，是指将各类类类类数字数字数字数字电电电电路路路路单单单单元（可元（可元（可元（可编编编编程程程程逻辑逻辑逻辑逻辑、CPU/DSPCPU/DSP、

34、存、存、存、存储储储储器等）和模器等）和模器等）和模器等）和模拟电拟电拟电拟电路路路路单单单单元（模元（模元（模元（模拟线拟线拟线拟线性性性性电电电电路、路、路、路、A/DA/D、D/AD/A等）的等）的等）的等）的FPGAFPGA。随着随着随着随着ICIC技技技技术术术术的成熟与厂商的成熟与厂商的成熟与厂商的成熟与厂商间间间间的激烈的激烈的激烈的激烈竞竞竞竞争，混合争，混合争，混合争，混合FPGAFPGA开始吸引开始吸引开始吸引开始吸引ICIC厂商的目光，厂商的目光，厂商的目光，厂商的目光，这这这这也是由于其自身的特点也是由于其自身的特点也是由于其自身的特点也是由于其自身的特点造成的。由于混

35、合造成的。由于混合造成的。由于混合造成的。由于混合FPGAFPGA不必不必不必不必驱动驱动驱动驱动芯片外的数字芯片外的数字芯片外的数字芯片外的数字负载负载负载负载，因而可以，因而可以，因而可以，因而可以满满满满足足足足产产产产品品品品对对对对低功耗、高性能的要求。此外，低功耗、高性能的要求。此外，低功耗、高性能的要求。此外，低功耗、高性能的要求。此外，采用混合采用混合采用混合采用混合FPGAFPGA可减少所占用的印制可减少所占用的印制可减少所占用的印制可减少所占用的印制电电电电路板（路板（路板（路板（PCBPCB）实际实际实际实际面面面面积积积积，从而大大地降低成本。因此，混合，从而大大地降低

36、成本。因此，混合，从而大大地降低成本。因此，混合，从而大大地降低成本。因此，混合FPGAFPGA能以能以能以能以更小的尺寸、更低的成本和更小的功耗，更小的尺寸、更低的成本和更小的功耗，更小的尺寸、更低的成本和更小的功耗，更小的尺寸、更低的成本和更小的功耗，获获获获得更高的得更高的得更高的得更高的质质质质量与性能，以量与性能，以量与性能，以量与性能，以强强强强大的市大的市大的市大的市场竞场竞场竞场竞争力受到整机厂商的争力受到整机厂商的争力受到整机厂商的争力受到整机厂商的欢欢欢欢迎。迎。迎。迎。FPGA技术技术总结与结论总结与结论总结与结论总结与结论 综综上上所所述述，我我们们可可以以看看到到在在

37、新新世世纪纪，以以FPGAFPGA为为代代表表的的数数字字系系统统现现场场集集成技成技术术正朝着以下几个方向正朝着以下几个方向发发展。展。1 1、随着便携式、随着便携式设备设备需求的增需求的增长长，对现场对现场可可编编程器件的低程器件的低压压、低功耗的、低功耗的要求日益迫切。要求日益迫切。2 2、芯片向大、芯片向大规规模系模系统统芯片挺芯片挺进进，力求在大，力求在大规规模模应应用中取代用中取代ASICASIC。3 3、为为增增强强市市场竞场竞争力，各大厂商都在争力，各大厂商都在积积极推广其知极推广其知识产权识产权（IPIP）核心核心库库。4 4、动态动态可重构技可重构技术术的的发发展，将展，将带带来系来系统设计统设计方法的方法的转变转变。FPGA技术技术