可编程逻辑器.ppt

《可编程逻辑器.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器.ppt（33页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、8.1 概述概述8.2 现场可编程逻辑阵列（现场可编程逻辑阵列（FPLA）8.3 可编程阵列逻辑（可编程阵列逻辑（PAL）84 通用阵列逻辑（通用阵列逻辑（GAL）第八章第八章 可编程逻辑器件可编程逻辑器件(PLD)8.1 概述概述一、数字系统的实现方法：一、数字系统的实现方法：通用型通用型SSI、MSI、LSI-模块化设计方法模块化设计方法专专用用集集成成电电路路（ASIC）能能把把所所设设计计的的数数字字系系统统做做成成一一片片大大规规模模集集成成电电路路，体体积积小小、重重量量轻、功耗低，可靠性高。轻、功耗低，可靠性高。可编程逻辑器件（可编程逻辑器件（PLD）PROMPLAPALGAL低

2、密度可编程逻辑器件低密度可编程逻辑器件（LDPLDLDPLD）EPLDCPLDFPGA高密度可编程逻辑器件高密度可编程逻辑器件（HDPLDHDPLD）可编程逻辑器件可编程逻辑器件（PLD）1)按集成密度分按集成密度分二、可编程逻辑器件分类二、可编程逻辑器件分类基于与或阵列结构的器件基于与或阵列结构的器件 （PROMPROM、PLAPLA、PALPAL、GALGAL、CPLDCPLD、EPLDEPLD）基于门阵列结构的器件（基于门阵列结构的器件（FPGA）熔丝和反熔丝编程；如：熔丝和反熔丝编程；如：Actel的的FPGA器件器件SRAM；如：；如：Xilinx的的FPGA器件器件UVEPROM；

3、大多数的；大多数的EPLD器件器件EEPROM器件；器件；GAL、CPLD器件器件3)按编程工艺分按编程工艺分2)按结构分按结构分三、三、PLD的一般结构的一般结构表一表一 四种四种PLD 电路的结构特点电路的结构特点 类 型 与 阵 列 或 阵 列 输 出 方 式PROM固 定可编程TS,OCFPLA可编程可编程TS,OC，H,LPAL可编程固 定TS,I/O,寄存器 GAL可编程固 定可编程四、四、PLD电路惯用画法电路惯用画法PLD的互补输出缓冲器的互补输出缓冲器PLD的三态输出缓冲图的三态输出缓冲图PLD的与门表示法的与门表示法PLD的或门表示法的或门表示法PLD的与门缺省的与门缺省表

4、示法表示法8.2 *现场可编程逻辑阵列（现场可编程逻辑阵列（FPLA）现现场场可可编编程程逻逻辑辑阵阵列列FPLA由由可可编编程程的的与与逻逻辑辑阵阵列列和和可编程的或可编程的或逻辑阵列以及逻辑阵列以及输出缓冲器输出缓冲器组成组成一、一、FPLA与与ROM的比较的比较1）电电路路结结构构极极为为相相似似，都都是是由由一一个个与与逻逻辑辑阵阵列列、一一个个或逻辑阵列和输出缓冲器组成。或逻辑阵列和输出缓冲器组成。2）ROM的的与与逻逻辑辑阵阵列列是是固固定定的的，而而FPLA 的的与与逻逻辑辑阵阵列是可编程的。列是可编程的。3）ROM 的的与与逻逻辑辑阵阵列列将将输输入入变变量量的的全全部部最最小

5、小项项都都译译出出了了，而而FPLA 的的与与逻逻辑辑阵阵列列只只产产生生所所需需要要的的少少得得多多的的乘积项。乘积项。PROM的基本结构FPLA的基本结构8.3 可编程阵列逻辑（可编程阵列逻辑（PAL）一、一、PAL的特点的特点 PAL器件由可可编编程程的的与与逻辑阵列、固固定定的的或或逻辑阵列和输输出出电电路路三部分组成。它采用双极型工艺制作，熔丝编程方式。二、二、PAL的基本电路结构的基本电路结构 三、三、PAL的五种输出电路结构的五种输出电路结构1)专用输出结构专用输出结构 a.其其输输出出端端是是一一个个与与或或门门、与与或或非非门门或或者者是是互互补补输输出结构；出结构；b.其其

6、共共同同特特点点是是所所有有设设置置的的输输出出端端只只能能用用作作输输出出使使用；用；c.该结构的该结构的PAL器件只能用来产生组合逻辑函数器件只能用来产生组合逻辑函数。2)可编程输入可编程输入/输出结构输出结构 输输出出端端是是一一个个具具有有可可编编程程控控制制端端的的三三态态缓缓冲冲器器，控控制制端端由由与与逻逻辑辑阵阵列列的的一一个个乘乘积积项项给给出出。同同时时。输输出出端有经过一个互补输出的缓冲器反馈回与逻辑阵列端有经过一个互补输出的缓冲器反馈回与逻辑阵列。3)寄存器输出结构寄存器输出结构 a.该该结结构构在在输输出出三三态态缓缓冲冲器器和和与与-或或逻逻辑辑阵阵列列的的输输出出

7、之之间间串串进进了了由由D触触发发器器组组成成的的寄寄存存器器。同同时时，触触发发器器的的状状态态又又经经过过互互补补输输出出的的缓缓冲冲器器反反馈馈回回与与逻逻辑辑阵阵列列的的输输入入端。端。b.该该结结构构不不仅仅可可以以存存储储与与或或逻逻辑辑阵阵列列的的输输出出的的状状态态，而且能很方便的组成各种时序逻辑电路。而且能很方便的组成各种时序逻辑电路。四、四、PAL的应用的应用用用PAL16R4实现实现四位循环码计数器四位循环码计数器（P320）五、五、PAL器件使用时的优缺点器件使用时的优缺点PAL选定芯片型号后，其输出结构就选定；选定芯片型号后，其输出结构就选定；PAL有有20多种不同的

8、型号可供用户使用；多种不同的型号可供用户使用；PAL器件的出现为数字电路的研制工作和小批量产品器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便；的生产提供了很大的方便；PAL采用的是双极型熔丝工艺，只能一次性编程；采用的是双极型熔丝工艺，只能一次性编程；PAL输出方式是固定的，不能重新组态，因而编程灵输出方式是固定的，不能重新组态，因而编程灵活性较差。活性较差。8.4 通用阵列逻辑（通用阵列逻辑（GAL）一、一、GAL的特点的特点1、GAL采采用用电电可可擦擦除除的的CMOS（E2CMOS）工工艺艺制制造，可反复多次编程；造，可反复多次编程；2、GAL采采 用用 可可 编编 程

9、程 的的 输输 出出 逻逻 辑辑 宏宏 单单 元元OLMC（Output Logic Macro Cell），输输出出组组态态灵灵活活，具有很强的通用性；具有很强的通用性；3、GAL具有加密功能。具有加密功能。二、二、GAL的电路结构的电路结构1 1、常用的、常用的GALGAL器件有器件有GAL16V8GAL16V8和和GAL22V10GAL22V10两种系列，它两种系列，它们的结构基本相同；们的结构基本相同；2 2、GAL16V8GAL16V8有一个有一个32*6432*64位的可编程与逻辑阵列；位的可编程与逻辑阵列；3 3、GAL16V8 GAL16V8有有8 8个输出逻辑宏单元个输出逻辑

10、宏单元(OLMC)(OLMC)；4 4、1010个输入缓冲器，个输入缓冲器，8 8个三态输出缓冲器和个三态输出缓冲器和8 8个反馈个反馈/输输入缓冲器；入缓冲器；5 5、3232列表示有列表示有1616个输入变量，个输入变量，6464行表示有行表示有6464个乘积项，个乘积项，共有共有20482048个可编程点；个可编程点；6 6、组成、组成“或或”逻辑阵列的逻辑阵列的8 8个或门分别包含于个或门分别包含于8 8个个OLMCOLMC中，每一个中，每一个OLMCOLMC固定连接固定连接8 8个乘积项，不可编程。个乘积项，不可编程。三、三、GALGAL的输出逻辑宏单元（的输出逻辑宏单元（OLMCO

11、LMC）1 1、OLMCOLMC中中的的或或门门完完成成或或操操作作，有有8 8个个输输入入端端，固固定定接接收收来来自自“与与”逻逻辑辑阵阵列列的的输输出出，或或门门输输出出端只能实现不大于端只能实现不大于8 8个乘积项的与个乘积项的与-或逻辑函数；或逻辑函数；2 2、或或门门的的输输出出信信号号送送到到一一个个受受XORXOR（n)n)信信号号控控制制的的异异或或门门，完完成成极极性性选选择择，当当XORXOR（n)=0n)=0时时，异异或或 门门 输输 出出 与与 输输 入入（或或 门门 输输 出出）同同 相相，当当XORXOR（n n）=1=1时，异或门输出与输入反相；时，异或门输出与

12、输入反相；3、OLMC中的四个多路选择器分别是输出数据中的四个多路选择器分别是输出数据选择器选择器OMUX、乘积项数据选择器、乘积项数据选择器PTMUX、三、三态数据选择器态数据选择器TSMUX和反馈数据选择器和反馈数据选择器FMUX，它们在控制信号，它们在控制信号AC0和和AC1（n）的作用下，）的作用下，可实现不同的输出电路结构形式。可实现不同的输出电路结构形式。四、四、OLMCOLMC的五种工作模式的五种工作模式 OLMCOLMC在在SYNSYN，AC0AC0，AC1(n)AC1(n)的的控控制制下下，可可以以重重新新组组态态，即可以工作在五种不同模式下：即可以工作在五种不同模式下：专用

13、输入模式专用输入模式专用组合输出模式专用组合输出模式带反馈的组合输出模式带反馈的组合输出模式时序逻辑的组合输出模式时序逻辑的组合输出模式寄存器输出模式寄存器输出模式SYNSYN为为0 0或或1 1用用以以决决定定被被组组态态的的OLMCOLMC是是时时序序或或组组合合逻逻辑辑电电路路，AC0AC0，AC1(n)AC1(n)用用以以控控制制OLMCOLMC的的电电路路结结构构，AC0AC0是是所所用用OLMCOLMC共用的，而共用的，而AC1AC1（n n）则是每）则是每OLMCOLMC个单独具有的。个单独具有的。1）SYN=1，AC0=0，AC1(n)=1时，OLMC（n）的电路结构为专专用用

14、输输入入模模式式，是是组组合合逻逻辑辑电电路路。此时，引脚1和11可作普通数据输入端使用，输出三态缓冲器为禁止态而使相应的I/O端不能作输出只能作输入端使用，并且该输入信号需经邻级OLMC的FMUX反馈回“与”逻辑阵列输入。需要注意的是，由GAL16V8的结构图可见，OLMC（15）和OLMC（16）因无FMUX相连，故不能作专用输入模式，即101模式。2）SYN=1，AC0=0，AC1(n)=0时，OLMC（n）的电路结构为专专用用组组合合输输出出模模式式，是组合逻辑电路。此时，引脚1和11可作普通数据输入端使用，输出三态缓冲器处于工作状态，输出始终允许，异或门的输出经OMUX送到三态缓冲器

15、。因为三态缓冲器是一个反相器，所以XOR（n)=0时输出的组合逻辑函数为低电平有效，当XOR（n)=1时为高电平有效。当相邻OLMC的AC1（m)也为0时，FMUX接地，没有反馈信号，相应的I/O端只能作纯组合输出而不能作反馈输入使用。3)SYN=1，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为带带反反馈馈的的组组合合输输出出模模式式。引脚1和11可作普通数据输入端使用，输出三态缓冲器由第一乘积项控制，并且三态缓冲器的输出信号又反馈回“与”逻辑阵列的输入。在111模式下，只要有一个OLMC工作在111模式，则8个 OLMC必 然 全 工 作 在 111模 式；图 8-17中

16、所 示 的OLMC（19）和OLMC（12），为维持与PAL器件JEDEC熔丝图的完全兼容，要用 代替AC（0），用SYN代替AC1（n)，故OLMC（19）和OLMC（12）的输出不能反馈回“与逻辑阵列”。4）SYN=0，AC（0）=1，AC1(n)=0时，OLMC（n）的电路结构为寄寄存存器器输输出出模模式式，是是时时序序逻逻辑辑电电路路。引脚1是时钟信号CK输入端，引脚11是公共三态控制信号的输入端；异或门的输出送D触发器寄存，D触发器的Q端输出，送到三态输出缓冲器，同时 端经FMUX反馈回“与”逻辑阵列输入，三态输入缓冲器由11脚外加的 信号控制，所有（8个）都可工作在此寄存器输入的0

17、10模式下。5 5）SYN=0SYN=0，ACAC（0 0）=1=1，AC1(n)=1AC1(n)=1时时，OLMCOLMC（n n）的的电电路路结结构构为为时时序序逻逻辑辑的的组组合合输输出出模模式式。此此时时，异异或或门门的的输输出出直直接接送送往往输输出出三三态态缓缓冲冲器器，输输出出三三态态缓缓冲冲器器由由第第一一乘乘积积项项控控制制，而而I/OI/O（n n）信信号号经经FMUXFMUX反反馈馈回回“与与逻逻辑辑阵阵列列”。须须注注意意的的是是，工工作作在在011011模模式式的的OLMCOLMC不不能能单单独独存存在在，必必须须和和寄寄存存器器输输出出的的010010模模式式的的O

18、LMCOLMC共共存存于于一一片片GALGAL芯芯片片中中，也也就就是是说说，工工作作在在011011模模式式的的OLMCOLMC是是时时序序逻逻辑辑电电路路中中的的组组合合逻逻辑辑部部分分，此此时时1 1脚脚仍仍是是时时钟钟信信号号CKCK输输入入端端，1111脚脚也也是是公公共共三三态态控控制制信信号号输输入入端端 ，但但CKCK和和 是是供供给给其其他他工作在工作在010010模式下的模式下的OLMCOLMC使用的。使用的。与逻辑阵列与逻辑阵列与逻辑阵列与逻辑阵列电子标签电子标签电子标签电子标签保留地址空间保留地址空间结构控制字结构控制字.整体擦除整体擦除保留保留加密单元加密单元行行地地

19、址址0313233596061626382位63 0五、五、GAL的编程的编程32位乘位乘积项禁积项禁止止 4位位XOR(n)1位位 SYN 8位位AC1(n)1位位 AC0 4位位XOR(n)32位乘位乘积项禁积项禁止止PT63-PT32 12-15 12-19 16-19 PT31-PT0结构控制字结构控制字(82位位)六、其他类型的可编程逻辑器件六、其他类型的可编程逻辑器件1 1）EPLDEPLD和和CPLDCPLD是是从从PALPAL、GALGAL发发展展起起来来的的阵阵列列型型高高密密度度PLDPLD器器件件，它它们们大大多多数数采采用用了了CMOS CMOS EPROMEPROM、

20、E E2 2PROMPROM和和快快速速闪闪存存储储器器等等编编程程技技术术，具具有有高高密密度度、高高速速度度和和低低功功耗耗等等特特点点。它它们们至至少少包包含含三三种种结结构构：可可编编程程逻逻辑辑宏宏单单元元、可编程可编程I/OI/O单元、可编程内部连线。单元、可编程内部连线。2 2）FPGAFPGA结结构构与与阵阵列列型型可可编编程程逻逻辑辑器器件件不不同同，其其结结构构类类似似于于掩掩膜膜可可编编程程门门阵阵列列（MPGAMPGA）,它它有有许许多多独独立立的的可可编编程程逻逻辑辑模模块块组组成成，用用户户可可以以通通过过编编程程将将这这些些模模块块连连接接起起来来实实现现不不同同

21、的的设设计计。FPGAFPGA兼兼容容了了MPGAMPGA和和阵阵列列型型PLDPLD两两者者的的优优点点，因因而而具具有有更更高高的的集集成成度度、更更强强的逻辑实现能力和更好的设计灵活性。的逻辑实现能力和更好的设计灵活性。3 3）在在系系统统可可编编程程器器件件（ISP-PLDISP-PLD）是是支支持持ISPISP技技术术的的可可编编程程逻逻辑辑器器件件，ISPISP技技术术是是指指对对器器件件、电电路路板板或或整整个个电电子子系系统统的的逻逻辑辑功功能能可可随随时时进进行行修修改改或或重重构构的的能能力力，是是一一种种先先进进的的编编程程技技术术。ISP-PLDISP-PLD可可以以摆摆脱脱编编程程器器，只只需需要要通通过过计计算算机机接接口口和和编编程程电电缆缆，直直接接在在目目标标系系统统或或印印刷刷线线路路板板上上进进行行编编程程，使使用用起起来来更更加加方方便和灵活。便和灵活。1.PLD的开发系统由软件和硬件两部分构成。软件：编程语言，汇编和编译程序，集成开发软件包；硬件：PC机，编程器。8.5 PLD器件的开发方法器件的开发方法2.PLD器件的开发过程 逻辑抽象选择器件选择开发系统输入源文件文件编译功能仿真通过？生成JEDEC文件下载编程硬件测试 YN