专升本微机原理_清华版_第四章.ppt

《专升本微机原理_清华版_第四章.ppt》由会员分享，可在线阅读，更多相关《专升本微机原理_清华版_第四章.ppt（86页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 第四章第四章第四章第四章 16161616位微处理器位微处理器位微处理器位微处理器4-1 微处理器概述微处理器概述4-2 8086/8088 CPU 的结构的结构4-3 8086/8088 CPU 的引脚信号的引脚信号和和工作模式工作模式4-4 8086/8088的主要操作功能的主要操作功能v系统的复位和启动操作系统的复位和启动操作v总线操作总线操作v中断操作中断操作v最小工作模式下的总线保持最小工作模式下的总线保持v8282锁存器锁存器v8286收发器收发器v 执行部件执行部件EU、总线接口部件、总线接口部件BIU、v 存储器的结构、总线工作周期存储器的结构、总线工作周期微微微微 机机机机

2、 原原原原 理理理理 及及及及 应应应应 用用用用微处理器概述微处理器概述微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用微处理器微处理器(Microprocessor)是微型计算机的运算及控制部件，也是微型计算机的运算及控制部件，也称为中央处理单元（称为中央处理单元（CPU）。）。它本身不构成独立的工作系统，因它本身不构成独立的工作系统，因而它也不能独立地执行程序。通常，而它也不能独立地执行程序。通常，CPU从功能上分为从功能上分为执行部件执行部件（EU）和和总线接口部件（总线接口部件（BIU）一一一一 什么是微处理器？什么是微处理器？什么是微处理器？什么是微处理器？二二

3、 微处理器的发展微处理器的发展第一代微处理器第一代微处理器第二代微处理器第二代微处理器第三代微处理器第三代微处理器第四代微处理器第四代微处理器现代微处理器现代微处理器1.第一代微处理器是1971年Intel公司推出的4040和8008。它们是采用PMOS工艺的4位及8位微处理器2.第二代微处理器是1974年推出的8080，M6800及Z-80等。它们是采用NMOS工艺的8位微处理器.16位微处理器概述3.20世纪70年代后期，超大规模集成电路(VLSI)投入使用，出现了第三代微处理器。Intel公司的80868088，Motorola公司的M68000和Zilog公司的Z8000等16位微处理

4、器相继问世，它们的运算速度比8位微处理器快25倍。4.20世纪80年代以来，Intel公司又推出了高性能的16位微处理器80186及80286。它们与80868088向上兼容。80286是为满足多用户和多任务系统的微处理器，速度比8086快56倍。5.1985年，第四代微处理器80386及M68020推出市场，集成度达45万个晶体管片。它们是32位微处理器，时钟频率达40MHz，速度之快、性能之高，足以同高档小型机相匹敌。6.如1989年推出了80486，1993年推出了Pentium及80586等更高性能的32位及64位微处理器，它也促进了其他技术的进步。本章以讲解16位80868088微处

5、理器为中心。8086和8088 CPU的内部基本相同，但它们的外部性能是有区别的。8086是16位数据总线，而8088是8位数据总线，在处理一个16位数据字时，8088需要两步操作而8086只需要一步。微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用一一 执行执行部件部件二二 总线接口部件总线接口部件三三 存储器的结构存储器的结构8086/8088 CPU 的结构的结构四四 8086总线的工作周期总线的工作周期ALU执行部分控制电路输入/输出控制电路地址加法器20位16位指令队列缓冲器8位执行部件（EU）总线接口部件（BIU）外部总线16位运算寄存器标志寄存器通用寄存器80

6、86CPU结构图结构图段寄存器DLCLBLALSIDIBPSPDHCHBHAH内部暂存器内部暂存器IPESSSDSCS微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用专用寄存器返回BIU BIU(bus interface unit)：负责与存储器、：负责与存储器、I/O端口，端口，即即8086/8088CPU与存储器之间的信息传送。与存储器之间的信息传送。EU（execution unit）：负责指令的执行。）：负责指令的执行。通用寄存器，专用寄存器，标志寄存器（通用寄存器，专用寄存器，标志寄存器（FR），），算术逻辑单元（算术逻辑单元（ALU）BIU从内存的指定部分取出

7、指令，送到指令流队列中排从内存的指定部分取出指令，送到指令流队列中排队；队；操作数也由操作数也由BIU从内存的指定区域取出，传送给从内存的指定区域取出，传送给EU执行。执行。寄存器（一）寄存器（一）AHAHALALBHBHBLBLCHCHCLCLDHDHDLDL通通通通用用用用寄寄寄寄存存存存器器器器AX AX 累加器累加器累加器累加器BX BX 基基基基 数数数数CX CX 计计计计 数数数数DX DX 数数数数 据据据据微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用AX:AX:有些指令约定有些指令约定有些指令约定有些指令约定AX(AX(或或或或AL)AL)为累加器，如

8、乘、除、输入为累加器，如乘、除、输入为累加器，如乘、除、输入为累加器，如乘、除、输入/输出等输出等输出等输出等BX:BX:基址寄存器，可用作间接寻址的地址寄存器和基地址寄存器。基址寄存器，可用作间接寻址的地址寄存器和基地址寄存器。基址寄存器，可用作间接寻址的地址寄存器和基地址寄存器。基址寄存器，可用作间接寻址的地址寄存器和基地址寄存器。CX:CX:计数寄存器，在循环和串操作中充当计数器。指令执行后计数寄存器，在循环和串操作中充当计数器。指令执行后计数寄存器，在循环和串操作中充当计数器。指令执行后计数寄存器，在循环和串操作中充当计数器。指令执行后CXCX寄存器中内容自动变化。寄存器中内容自动变化

9、。寄存器中内容自动变化。寄存器中内容自动变化。DX:DX:数据寄存器，除用作通用寄存器外，在数据寄存器，除用作通用寄存器外，在数据寄存器，除用作通用寄存器外，在数据寄存器，除用作通用寄存器外，在I/OI/O指令中用作口地址指令中用作口地址指令中用作口地址指令中用作口地址寄存器，乘除指令中用作辅助寄存器。寄存器，乘除指令中用作辅助寄存器。寄存器，乘除指令中用作辅助寄存器。寄存器，乘除指令中用作辅助寄存器。SPSPBPBPSISIDIDI专专专专用用用用寄寄寄寄存存存存器器器器堆栈指针，堆栈指针，堆栈指针，堆栈指针，Stack Pointer RegisterStack Pointer Regis

10、ter基数指针，基数指针，基数指针，基数指针，Base Pointer RegisterBase Pointer Register目的变址，目的变址，目的变址，目的变址，Destination Index Register Destination Index Register 源源源源 变变变变 址，址，址，址，Source Index RegisterSource Index RegisterBP,SP常用来指示相对于段起始地址的偏移量。常用来指示相对于段起始地址的偏移量。SI,DI可用作寄存器间接寻址、相对寻址、基址变址寻址、可用作寄存器间接寻址、相对寻址、基址变址寻址、相对基址变址寻址寄

11、存器，访问数据段任意单元。相对基址变址寻址寄存器，访问数据段任意单元。变址寻址通常用于对数组元素进行操作。变址寻址通常用于对数组元素进行操作。标志寄存器（FR）15 14 13 12 11 109876543210OF DF IF TF SF ZFAFPFCFOF(Overflow Flag):溢出DF(Direction Flag):方向IF(Interrupt Flag):中断TF(Trap Flag):跟踪SF(Sign Flag):符号ZF(Zero Flag):零AF(Auxiliary Carry Flag):半进位PF(Parity Flag):奇偶CF(Carry Flag):

12、进位结构图标志寄存器（1）状态标志(6个):1.SF（符号标志）：当执行算术或逻辑运算指令时，符号标志位接受运算结果最高位的值。当最高位为1时，SF=1（NG），最高位为0：SF=0（PL）15 14 13 12 11 109876543210OF DF IF TF SF ZFAFPFCF4.CF（进位标志）加法运算时最高位产生进位或减法运算时最高位产生借位时CF=1（CR），反之CF=0（NC）；3.PF（奇偶标志）运算结果的低8位中含1的个数为偶数时PF=14.（PE），反之PF=0（PO）；2.ZF（零标志）：运算结果为零时，ZF=1（ZR），反之ZF=0 （NZ）6、OF(溢出标志）有

13、符号(signed)数加减时超出数据范围称为溢出,溢出时OF=1(OV，字节运算结果超出-128 +127,或者字运算结果超出-32768 +32767)，反之OF=0（NV）状态标志：5、AF（辅助进位标志）加法运算时第3位往第4位有进位或减法运算时第3位往第4位有借位AF=1（AC），反之AF=0（NA）；标志寄存器（2）3.TF（跟踪标志）TF=1时，CPU按跟踪方式运行。控制标志(3个):1.DF（方向标志）：控制执行串操作指令时被操作数地址的变化方向，DF=0（UP）时地址递增，DF=1(DN)时地址递减；（用于某些串操作指令）2.IF（可屏蔽中断响应标志）：IF=1（EI）允许可屏

14、蔽3.中断，IF=0（DI）禁止可屏蔽中断。该标志可由中断4.控制指令设置或清除。超出数据范围称为溢出（超出数据范围称为溢出（OF=1，OV）。1.两个字节的signed 数相加结果超出了-128 +127的范围时，OF=1，也表示运算出错。2.CPU运算时规定两个字节的无符号（unsigned）数相加，结果为9个bits(加上CF位）,因而其结果不可能超出范围，所以 不考虑溢出问题，只考虑是否有进位，即CF是0还是1。3.多字节有符号（signed）数运算时(如果以字节进行运算),除最高字节按有符号数处理外,其余按无符号数进行处理。现以两个unsigned 数相加和两个signed 数相加来

15、对比，有符号数的范围为-128 +127,结果超出范围时，OF=1 01111111 127 (+127)+00000001 +1 +(+1)10000000 128 (+128)(SF=1、ZF=0、PF=0、CF=0、AF=1、OF=1)（D6进位到D7，D7无进位到CF，所以OF=1）10000001 129 (-127)+111111110 +254 +(-2)01111111 383 -129 为signed 数时,结果影响了符号位,出现错误 OF=1 （SF=、ZF=、PF=、CF=、AF=、OF=）（D6无进位到D7，D7进位到CF，CF=1，OF=1）CPU用标志位来表明运算的

16、状态结果 当有D6进位到D7,D7又进位到CF时,即双进位时 或者无进位时OF=0，反之OF=1，OF=1表示有溢出发生，例 01111111 127 (+127)+110000010 +130 +(-126)00000001 257 (+1)（SF=0、ZF=0、PF=0、CF=1、AF=1、OF=0）11111111 255 (-1)+111111111 +255 +(-1)11111110 510 -2 双进位 OF=0，没发生溢出 （SF=、ZF=、PF=、CF=、AF=、OF=）CPU用标志位来表明运算的状态结果寄存器（二）寄存器（二）IPIPCSCSDSDSSSSSESES指令指针

17、寄存器，又称指令计数器指令指针寄存器，又称指令计数器指令指针寄存器，又称指令计数器指令指针寄存器，又称指令计数器1616位代码段寄存器位代码段寄存器位代码段寄存器位代码段寄存器,Code Segment registerCode Segment register1616位数据段寄存器位数据段寄存器位数据段寄存器位数据段寄存器,Data Segment registerData Segment register1616位堆栈段寄存器位堆栈段寄存器位堆栈段寄存器位堆栈段寄存器,Stack Segment registerStack Segment register1616位附加段寄存器位附加段寄存

18、器位附加段寄存器位附加段寄存器,Extra Segment registerExtra Segment register微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用BIU（Bus Interface Unit）结构图返回d 6字节的指令队列 8086在执行指令的同时，从内存中取下一条指令或下几条指令放在指令队列中。一条指令执行完后，可立即译码执行下一条指令，从而解决了以往CPU取指令期间，运算器等待的问题。由于取指令和执行指令并行进行，从而提高了CPU的效率。注：当总线访问与取址冲突时，先完成取址的总线周期。地址加法器 地址加法器用来将逻辑地址变换为20位的物理地址。存

19、储器的结构存储器的结构微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用一一 存储器的分段存储器的分段二二 存储器的地址存储器的地址存储器的逻辑地址存储器的物理地址三三 堆栈堆栈存储器的分段存储器的分段a.8086内部数据结构是16bits的，即所有寄存器都是16bits的。而8086系统中存储器可寻址的存储空间是1MB。b.外部寻址空间为1MB时，需要20根地址线。c.20根地址线无法直接用16bits的CPU寻址，于是想个办法：段的方式。d.1MB的存储空间分为16个逻辑段（015），每个逻辑段容量 64KB 存储器的逻辑分段每个逻辑段用一个段地址来标识，用于存放段地址的

20、寄存器称为段寄存器。段寄存器 数据段 代码段 堆栈段存储器的地址存储器的地址e.四个段寄存器存每个段的首地址，寄存器是16bits的。段内偏移地址也是16bits的，这两个16bits如何组成20bits的绝对地址？物理地址物理地址=段基址段基址 X 16+偏移地址偏移地址f.例：DS=1000H(段基址),SI=0050H(偏移地址)物理地址：10050H CS=FE00H(段基址),IP=0400H(偏移地址)物理地址：FE400H存储器的地址存储器的地址g.CS:IP DS:BX/SI/DI ES:BX/SI/DI SS:BPh.16位寄存器寻址位寄存器寻址64KB。每个地址单元对应。每

21、个地址单元对应的是一个字节。的是一个字节。8bits小结小结：存储器的物理地址和逻辑地址：存储器的物理地址和逻辑地址我们可以把每一个存储单元看成具有两种类型我们可以把每一个存储单元看成具有两种类型的地址：物理地址和逻辑地址。的地址：物理地址和逻辑地址。采用分段结构的存储器中，任何采用分段结构的存储器中，任何一个逻辑地址一个逻辑地址由段基址和偏移地址两个部分构成由段基址和偏移地址两个部分构成，它们都是，它们都是无符号的无符号的1616位二进制数。位二进制数。物理地址，也可称为绝对地址，物理地址，也可称为绝对地址，它是它是20位的，位的，是唯一标识是唯一标识1M字节空间的某一字节的地址字节空间的某

22、一字节的地址。它是由逻辑地址变换得来的，程序用逻辑地址它是由逻辑地址变换得来的，程序用逻辑地址编址，当编址，当CPUCPU需要访问存储器时需要访问存储器时,必须完成如下必须完成如下的地址运算的地址运算:物理地址物理地址 =段基址段基址 X 16+X 16+偏移地址偏移地址微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用存储器的分段存储器的分段1 段段=64K字节字节0000016个逻辑段15 段段0FFFF100000 段段1FFFFF0000FFFFF=64K字节字节=64K字节字节微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用返回d代码段、数据段与

23、堆栈段 64KB 64KB 64KB 64KB 0000010550250A08FFB0EFF00FFFFF代代码码段段数数据据段段附附加加段段堆堆栈栈段段1055 250A 8FFB EFF0CSDSESSS返回d 8086/8088物理地址的计算物理地址的计算1 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 0 0 0 0123015地址加法器地址加法器190150物理地址偏移地址段地址微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用物理地址的形成如下图所示,它是通过CPU的总线接口部件BIU地址加法器来

24、实现：0 0 0 0返回e段寄存器和其他寄存器组合指向存储单元示意图段寄存器和其他寄存器组合指向存储单元示意图归纳段寄存器和其他寄存器组合指向存储单元示意图如下：归纳段寄存器和其他寄存器组合指向存储单元示意图如下：总结：总结：8086、8088内部有内部有14个个16位寄存器位寄存器,按功能分为三按功能分为三类：类：通用寄存器通用寄存器通用寄存器通用寄存器段寄存器段寄存器段寄存器段寄存器控制寄存器控制寄存器控制寄存器控制寄存器数据寄存器数据寄存器:AX,BX,CX,DX地址指针寄器地址指针寄器:SP,BP变址寄存器变址寄存器:SI,DIFR中：中：6 位条件标志：位条件标志：OF,SF,ZF,

25、CF、PF,AF3位控制标志：位控制标志：TF,IF,DF学习寄存器注意事项（学习寄存器注意事项（问题思考）问题思考）：（1）AX,BX,CX,DX 是数据寄存器是数据寄存器 可以作为可以作为16位寄存器使用，又可以作为位寄存器使用，又可以作为8位寄存器使用。位寄存器使用。但但每个寄存器在使用时各有特殊之处。每个寄存器在使用时各有特殊之处。问题问题：AX,BX,CX,DX能用来存放偏移地址吗？哪些可以？能用来存放偏移地址吗？哪些可以？哪些不可以？哪些不可以？（2）16位的寄存器位的寄存器 问题问题：BX,BP,SP,SI,DI,IP存放的偏移地址在构成物理地址存放的偏移地址在构成物理地址 时，

26、与段地址是如何配合使用？时，与段地址是如何配合使用？（3）FR中的状态标志中的状态标志 问题问题：条件码标志、控制标志各位的含义是什么？条件码标志、控制标志各位的含义是什么？哪些标志可用程序进行控制？哪些标志可用程序进行控制？4.逻辑地址与物理地址是如何定义的？差别在那里？逻辑地址与物理地址是如何定义的？差别在那里？5.存储器是怎样编址的？存储器是怎样编址的？同一个地址既可以看作同一个地址既可以看作字节字节单元地址单元地址，又可看作，又可看作字单元地址字单元地址，怎样理解？，怎样理解？6.IBMPC机机存储器存储器分段有那些规定？分段有那些规定？7.系统加电复位时，会自动转到那个单元执行？系统

27、加电复位时，会自动转到那个单元执行？8.重迭操作技术有重迭操作技术有什么好处？什么好处？9.如何理解每个存储单元只有唯一的物理地址。如何理解每个存储单元只有唯一的物理地址。10.但可由不同的段地址和不同的偏移地址组成？但可由不同的段地址和不同的偏移地址组成？4.3 4.3 CPU CPU 的引脚信号的引脚信号和工作模式和工作模式8086/8088 CPU 8086/8088 CPU 的的工作模式工作模式:两种工作模式：最小模式和最大模式两种工作模式：最小模式和最大模式最小模式：只有一个最小模式：只有一个CPU,CPU,小系统、单处理器小系统、单处理器；最大模式：可以有多个最大模式：可以有多个C

28、PU,CPU,中到大系统，多处理中到大系统，多处理器器。微微微微 机机机机 原原原原 理理理理 及及及及 应应应应 用用用用Pin 33(MN/MX)=1 Pin 33(MN/MX)=1 为最小模式，为最小模式，=0=0为最大模式为最大模式最小模式和最大模式时最小模式和最大模式时2424 3131脚的信号含义不同脚的信号含义不同地NMI地INTRCLK1247113581216691317201014181519Vcc(5V)BHE/S7HLDA (RQ/GT1)MN/MXWR (LOCK)ALE (QS0)AD14AD12AD9AD5AD13AD11AD8AD4AD0AD10AD7AD3AD

29、6AD2AD1AD15AD17/S4AD16/S3AD18/S5AD19/S6RDM/IO (S2)INTA (QS0)RESETHOLD (RQ/GT0)DT/R (S1)TESTDEN (S0)READY40393734302336332925353228242131272326228086CPU地A14A12A9AD5A13A11A8AD4AD0A10AD7AD3NMI地AD6AD2INTRAD1CLK1247113581216691317201014181519Vcc(5V)A15A17/S4SS0 (HIGH)HLDA (RQ/GT1)A16/S3A18/S5MN/MXWR (LOC

30、K)ALE (QS0)A19/S6RDM/IO (S2)INTA (QS0)RESETHOLD (RQ/GT0)DT/R (S1)TESTDEN (S0)READY40393734302336332925353228242131272326228088CPU4.3.1 4.3.1 8086/8088 CPU 8086/8088 CPU 的引脚信号的引脚信号和和功能功能 4.3.1引脚信号和功能20根地址线（输出）、根地址线（输出）、16根数据线（根数据线（I/O）、控）、控制线有的输入，有的输出，有的低电平有效，有制线有的输入，有的输出，有的低电平有效，有的高电平有效。的高电平有效。三总线：地

31、址总线、数据总线、控制总线三总线：地址总线、数据总线、控制总线为了减少引脚数，又不影响传送数据速度，采用为了减少引脚数，又不影响传送数据速度，采用了分复用线。了分复用线。1.AD15AD0(address data bus)地址数据复用引地址数据复用引脚脚(双向工作双向工作)第一个总线周期输出要访问的存储器或第一个总线周期输出要访问的存储器或IO端口地址。端口地址。其它总线周期传输数据。其它总线周期传输数据。在在8088中，中，A8A15并不作复用，它们只用来输出地址，并不作复用，它们只用来输出地址，称为称为A8A15。2.A19S6A16/S3(address/status)地址地址/状态复

32、用状态复用引脚引脚(输出输出)A19/S6A16/S3在总线周期的在总线周期的T1状态，用来输出地址的最高状态，用来输出地址的最高4位。在总线周期的位。在总线周期的T2，T3，TW和和T4状态时，用来输出状态信息。状态时，用来输出状态信息。S6为为0，用来指示，用来指示80868088当前与总线相连，所以在当前与总线相连，所以在T2，T3，TW和和T4状态时，状态时，80868088总是使总是使S6等于等于0，以表示，以表示80868088当前连在总线上。当前连在总线上。S5表明中断允许标志的当前设置，表明中断允许标志的当前设置，若为若为1，表示当前允许可屏蔽中断请求；若为，表示当前允许可屏蔽

33、中断请求；若为0，则禁止一切可屏，则禁止一切可屏蔽中断。蔽中断。S4，S3合起来指出当前正在使用哪段寄存器。合起来指出当前正在使用哪段寄存器。(p80)3.BHES7(bus high enable/status)高高8位数据总线允位数据总线允许状态复用引脚许状态复用引脚(输出输出)BHE A0 操作 所用的数据引脚0 0 从偶地址开始读/写一个字 AD15AD00 1 从奇地址或奇端口读/写一个字 节 AD15-AD81 0 从偶地址或偶端口读/写一个字节 AD7-AD01 1 无效 从奇地址开始读/写一个字（需要两个总线周期）AD15-AD00 1 在第一个总线周期将低8位数字送到AD15

34、-AD81 0 在第二个总线周期将高8位数字送到AD7-AD0 BHE：高8位数据总线允许信号；A0：一般常将A0信号作为低8位数据的选通信号BHE 和 A0的代码组合和对应操作注：注：P211图用低图用低8位数据线位数据线 P251图用高图用高8位数据线位数据线 其他主要引脚信号NMI、INTR、RD、CLK、RESET、READY、TEST、MN/MX、GND、VCC.最小工作模式下的引脚信号：INTA、ALE、DEN、DT/R、M/IO、WR、HOLD、HOLA、其他主要引脚信号4.NMI(non-maskable interrupt)非屏蔽中断引脚(输入)非屏蔽中断信号是一个由低到高的

35、上升沿。不受中断标志IF的影响，也不能用软件进行屏蔽。每当NMI端进入一个正沿触发信号时，CPU就会在结束当前指令后，进入对应于中断类型号为2的非屏蔽中断处理程序。其他主要引脚信号5.INTR(interrupt request)可屏蔽中断请求信号引脚(输入)可屏蔽中断请求信号为高电平有效。CPU在执行每条指令的最后一个时钟周期会对INTR信号进行采样，如果CPU中的中断允许标志为1，并且又接收到INTR信号，那么，CPU就会在结束当前指令后，响应中断请求，进入一个中断处理子程序。6.RD(read)读信号引脚读信号引脚(输出输出)指出将要执行一个对内存或指出将要执行一个对内存或IO端口的读操

36、作。端口的读操作。到底是读取内存单元中的数据还是到底是读取内存单元中的数据还是IO端口中的端口中的数据，这决定于数据，这决定于MIO信号。信号。7.CLK(clock)时钟引脚时钟引脚(输入输入)80868088要求时钟信号的占空比为要求时钟信号的占空比为33%，即即13周期为高电平，周期为高电平，23周期为低电平。周期为低电平。80868088的时钟频率要求为的时钟频率要求为5MHz，8086-1的时钟频率为的时钟频率为10MHz，8086-2的时钟频率则为的时钟频率则为8MHz。时钟信号为。时钟信号为CPU和总线控制逻辑电路提和总线控制逻辑电路提供定时手段。供定时手段。8.RESET(re

37、set)复位信号引脚(输入)复位信号为高电平有效。复位信号为高电平有效。80868088要求复位信号至要求复位信号至少维持少维持4个时钟周期的高电平才有效。复位信号来到个时钟周期的高电平才有效。复位信号来到后，后，CPU便结束当前操作，并对处理器标志寄存器、便结束当前操作，并对处理器标志寄存器、IP，DS，SS，ES及指令队列清零，而将及指令队列清零，而将CS设置为设置为FFFFH。当复位信号变为低电平时，当复位信号变为低电平时，CPU从从FFFF0H开始执行程序。开始执行程序。9.READY(ready)“准备好”信号引脚(输入)由所访问的存储器或由所访问的存储器或IO设备发来的响应信号，高

38、电平设备发来的响应信号，高电平有效。有效。“准备好准备好”信号有效时，表示内存或信号有效时，表示内存或IO设备准设备准备就绪，马上就可进行一次数据传输。备就绪，马上就可进行一次数据传输。CPU在每个总线在每个总线周期的周期的T3状态开始对状态开始对READY信号进行采样。如果检测信号进行采样。如果检测到到READY低电平，则在低电平，则在T3状态之后插入等待状态状态之后插入等待状态TW，在，在TW状态，状态，CPU也对也对READY进行采样，若进行采样，若READY仍为仍为低电平，则会继续插入低电平，则会继续插入TW，所以所以TW可以插入一个或可以插入一个或多个。直到多个。直到READY变为高

39、电平后，才进入变为高电平后，才进入T4状态，状态，完成数据传送过程，从而结束当前总线周期。完成数据传送过程，从而结束当前总线周期。10.TEST(test)测试信号引脚(输入)测试信号为低电平有效。测试信号为低电平有效。TEST信号是和指令信号是和指令WAIT结合起来使用的，在结合起来使用的，在CPU执行执行WAIT指令时，指令时，CPU处于空转状态进行等待；当处于空转状态进行等待；当8086的的TEST信号有效信号有效时，等待状态结束，时，等待状态结束，CPU继续往下执行被暂停的指继续往下执行被暂停的指令。令。11.MNMX(minimummaximum mode control)最小最大模

40、式控制信号引脚最小最大模式控制信号引脚(输入输入)它是最大模式及最小模式的选择控制端。此引它是最大模式及最小模式的选择控制端。此引脚固定接为脚固定接为+5V时，时，CPU处于最小模式；如果处于最小模式；如果接地，则接地，则CPU处于最大模式。处于最大模式。12.GND地和Vcc电源引脚80868088均用单一均用单一+5V电源。电源。4.3.2 最小工作模式1.INTA(interrupt acknowledge)中断响应信号(输出)中断响应信号的输出端中断响应信号的输出端 用来对外设的中断请求作出响应。用来对外设的中断请求作出响应。对于对于80868088来讲，来讲，INTA信号是位于连续周

41、信号是位于连续周期中的两个负脉冲，在每个总线周期的期中的两个负脉冲，在每个总线周期的T2，T3和和TW状态，状态，INTA端为低电平。第端为低电平。第1个负脉冲通知个负脉冲通知外部设备的接口，它发出的中断请求已经得到允外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第许；外设接口收到第2个负脉冲后，往数据总线个负脉冲后，往数据总线上放中断类型码，从而上放中断类型码，从而CPU便得到了有关此中断便得到了有关此中断请求的详尽信息。请求的详尽信息。2.ALE(address latch enable)地址锁存允许信号(输出)地址锁存允许信号输出端，高电平有效。在任何一个地址锁存允许信号输出

42、端，高电平有效。在任何一个总线周期的总线周期的T1状态，状态，ALE输出有效电平，以表示当前输出有效电平，以表示当前在地址数据复用总线上输出的是地址信息，地址锁在地址数据复用总线上输出的是地址信息，地址锁存器将存器将ALE作为锁存信号，对地址进行锁存。要注意作为锁存信号，对地址进行锁存。要注意ALE端不能被浮空。端不能被浮空。3.DEN(data enable)数据允许信号数据允许信号输出端。表示数据允许信号输出端。表示CPU当前准备发送或接受当前准备发送或接受一个数据。总线收发器将一个数据。总线收发器将DEN作为输出允许信号。作为输出允许信号。4.DTR(data transmitrecei

43、ve)数据收发(输出)DTR信号用来控制数据传送方向。如果信号用来控制数据传送方向。如果DTR为高电平，则进行数据发送；如果为高电平，则进行数据发送；如果DTR为低电平，则进行数据接收。为低电平，则进行数据接收。5.MIO(memory/input and output)存储器输入输出控制信号(输出)此信号若为高电平，表示此信号若为高电平，表示CPU和存储器之和存储器之间进行数据传输；若为低电平，表示间进行数据传输；若为低电平，表示CPU和输入输出设备之间进行数据传输和输入输出设备之间进行数据传输。6.WR(write)写信号(输出)此信号为低电平有效。此信号为低电平有效。WR有效时，表示有效

44、时，表示CPU当前正在进行存储器或当前正在进行存储器或IO写操作。写操作。7.HOLD(hold request)总线保持请求信号(输入)系统中系统中CPU之外的另一个主模块要求占用总线请求之外的另一个主模块要求占用总线请求信号，在总线占有部件用完总线之后，会把信号，在总线占有部件用完总线之后，会把HOLD信号信号变为低电平，这样，变为低电平，这样，CPU又获得了地址数据总线和控又获得了地址数据总线和控制状态线的占有权。制状态线的占有权。8.HLDA(hold acknowledge)总线保持响应信号(输出)此信号为高电平有效。当此信号为高电平有效。当HLDA有效时，表示有效时，表示CPU对其

45、他主部件的总线请求作出响应，与此同时，所有与对其他主部件的总线请求作出响应，与此同时，所有与三态门相接的三态门相接的CPU的引脚呈现高阻抗，从而让出了总线。的引脚呈现高阻抗，从而让出了总线。最小工作模式的典型配置CLK RESETREADYMN/MXALEBHEA19A16AD15AD0DENDT/RM/IOWRRDHOLDHLDAINTRINTA8086STB地址锁存器8282（三片）收发器8286OE(二片)T(可选)8284ABHE地址总线数据总线READYRESET5V控制总线最小工作模式的数据传输方式(74LS373)(74LS245)8282锁存器与8086的连接ALEAD0AD1

46、AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHEDI0DI1DI2DI3DI4DI5DI6DI7OEDO0DO1DO2DO3DO4DO5DO6DO7STBDI0DI1DI4DI0DI1DI4STBOESTB数据数据地址8086828282828282OEALE引脚：地址锁存8286收发器和8088连接(发送)AD0AD1AD2AD3AD4AD5AD6AD7DENDT/RA0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7T80888286数据总线T=1DEN:使能DT/R:接收/发射选择8286收发器和8088连接(接收)AD0AD1AD2

47、AD3AD4AD5AD6AD7DENDT/RA0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7T80888286数据总线T=0最小工作模式的数据传输方式对于单一外设来说,控制线并不需要用总线收发器进行驱动.当然,如果系统中存储器和外设接口芯片多,出于需要,也可以使用总线收发器.最小模式系统中,信号M/IO,RD和WR组合起来决定了系统中数据传输的方式.最小模式数据传输方式最小模式数据传输方式数据传输方式数据传输方式M/IORDWRI/O读读001I/O写写010存储器读存储器读101存储器写存储器写110最小工作模式的典型配置-4.4 8086/8088 的主要操作功能1复位

48、与启动2总线操作3中断操作4最小工作模式下的总线保持4.4.1 系统的复位和启动操作CLKRESET输入三态门内部RESET输出信号浮空无作用状态1.RESET：8086/8088的复位和启动操作是在RESET引脚上加触 发信号。1).所有时序都发生在CLK节拍下。2).时序过程：外部RESET信号到来读入到CPU半个周期(CLK为低)的无作用状态下一个CLK上升沿时，进入复位状态，总线浮空RESET至少保持4个时钟周期高电平4.4.1 系统的复位和启动操作复位时复位时8086/8088各内部寄存器的值各内部寄存器的值标志寄存器清零指令指针(IP)0000HCS寄存器FFFFHDS寄存器000

49、0HSS寄存器0000HES寄存器0000H指令队列空其他寄存器0000HP96从FFFF：0000H处开始执行程序2.复位状态2）所有三态输出总线变为高阻状态：数据线，地址线，BHE/S7INTA、ALE、DEN、DT/R、M/IO、WR、1）寄存器3）ALE,HLDA降为低电平。8086总线的工作周期总线的工作周期4.4.2 总线操作时钟周期：每个CPU都有一个主频（8086主频10M，100ns）CLK总线周期：对总线的一次操作。比如对存储器、I/O的一次读/写8086/8088中一个最基本的总线周期由4个时钟周期组成，4个时钟周期成为4个状态。指令周期：完成一条指令。一条指令可能有多个

50、总线周期组成。8086总线周期总线周期在一个最基本的总线周期中，常将四个时钟周期分别称为四个状态，即T1状态、T2状态、T3状态、T4状态。典型的典型的8086总总线周期序列如下图所示：线周期序列如下图所示：T1T2T3TWT4T1T2T3T1T4T1T2T3TWT4T1TWTw状态用来等待内存或I/O接口的响应在两个总线周期之间执行空闲周期完成一次访问存储器或外设操作所需的时间称为一个总线周期，一般情况下它由4个时钟周期组成；4.4.2 总线操作8086总线周期总线周期T1T2T3TWT4T1T2T3T1T4T1T2T3TWT4T1TWTw状态用来等待内存或I/O接口的响应在两个总线周期之间