计数译码显示电路.ppt

《计数译码显示电路.ppt》由会员分享，可在线阅读，更多相关《计数译码显示电路.ppt（29页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 计数、译码、显示电路 一、实验目的1、掌握集成计数器的逻辑功能及使用方法。2、掌握计数译码显示电路的一般设计方法。3、熟悉用示波器测试计数器输出波形的方法。二、实验原理二、实验原理 计数、译码、显示电路是数字电路中应用很广泛的一种电路。通常，这种电路是由中规模标准模块功能电路计数器、译码器和显示电路组成。1、计数器、计数器 计数器是一个用以实现计数功能的时序部件，主要用来累计和记忆输入脉冲的个数，它不仅可以用来对脉冲计数，还常用作数字系统的定时、分频、执行数字运算以及其他一些特定的逻辑功能。计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进

2、制(任意进制任意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数 按时钟按时钟控制分：控制分：同步计数器同步计数器 异步计数器异步计数器 按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器4位二进制同步加计数器位二进制同步加计数器 74LS161功能表功能表 74LS161的逻辑功能的逻辑功能清清零零使使能能数据输入数据输入置数置数进位进位置数置数ET=CTT&ETPCO=Q3Q2Q1Q0ETCP操作状态操作状态 0 x x x 清除清除 1 0 x 预置预置 1 1 0 保持保持 1 1 1 计数计数 74LS90功能

3、表功能表74LS90异步二五十异步二五十 进制计数器进制计数器（2）任意进制计数器的构成）任意进制计数器的构成 中规模集成计数器除按其自身进制实现计数功能外，还可以采用反馈法构成任意进制的计数器。假定已有的是 N 进制计数器，需要得到 M 进制计数器。M N 的情况 用多片 N 进制集成计数器组合起来才能构成 M 进制计数器。各片之间（或称为各级之间）的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。若 M 可以分解为若干个因数相乘，即 （N i N），则可以采用串行进位方式或并行进位方式将各个 N i 进制计数器连接起来，构成 M 进制计数器。在串行进位方式中，以低

4、位片的进位输出信号作为高位片的时钟输入信号；在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号，所有芯片的 CP 输入端同时接计数输入信号。若M不可以分解为若干个因数相乘时，就必须采取整体置零方式或整体置数方式来构成 M 进制计数器。其原理与 M N 的情况类似，首先将若干片 N 进制计数器按最简单的连接方式接成一个大于 M 进制的计数器，然后在选定的某一状态下译出置零（或置数）信号，通过反馈线使所有 N 进制计数器同时置零（或置入适当的数据），跳过多余的状态，从而获得 M 进制计数器。串行进位（异步）串行进位（异步）优点优点：简单；：简单；缺点缺点：速度较慢：速度较慢六十进

5、制计数器六十进制计数器六十进制计数器六十进制计数器并行进位（同步）并行进位（同步）优点：优点：速度较快；速度较快；缺点：缺点：较复杂较复杂CP12345678910QDQCQBQA000000100100010110110100110011010101十进制异步计数器波形图十进制异步计数器波形图 000002、显示译码器和数码管、显示译码器和数码管（1）显示译码器 显示译码器将计数器的输出（BCD 代码）译成显示器（数码管）所需要的驱动信号，以便使数码管用十进制数字显示出 BCD 代码所表示的数值。根据数码管的不同，用于显示驱动的译码器也有不同的规格和品种。例如，适用于共阳共阳极数码管的译码器

6、有 74LS46、74LS47、74LS247 等（输出低低电平有效信号），适用于共阴共阴极数码管的译码器有CC4511、74LS48、74LS49、74LS248 等（输出高高电平有效信号）。74LS48的引脚图的引脚图Top View灯测试灯测试灭灯灭灯锁存锁存与与74LS48管脚基本兼容管脚基本兼容A3 A0 A1 A2 BCD-7段锁存、译码、驱动器段锁存、译码、驱动器CD4511）真值表真值表（2）数码管 数码管是一种半导体发光器件，其基本单元是发光二极管。数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示），七段数码管由七个条形发光

7、二极管构成七段字形，七段分别为 a、b、c、d、e、f、g，显示哪个字形，则相应段的发光二极管就发光。按连接方式不同，LED 数码管分为共阳极和共阴极两种。共阳极是指数码管中的七个发光二极管的阳极连在一起，接到高电平（Vcc）。当某段发光二极管的阴极为低电平时，该段就导通发光；若为高电平时就截止不发光。因此它要求与有效输出电平为低电平的七段译码器/驱动器相连。共阴极是指数码管中的七个发光二极管的阴极连在一起，接到低电平（GND）。当某段发光二极管的阳极为高电平时，该段就导通发光；若为低电平时就截止不发光。因此它要求与有效输出电平为高电平的七段译码器/驱动器相连。按能显示多少个“8”可分为1位、

8、2位、4位等等数码管。LED显示器的外形图显示器的外形图 LED连接方式连接方式计数译码显示电路计数译码显示电路公共限流公共限流电阻电阻公共限公共限流电阻流电阻三、实验内容三、实验内容 1、测试74LS161的逻辑功能。输入端D3D2D1D0接逻辑开关，输出端Q3Q2Q1Q0分别接发光二极管，时钟信号CP用手动单次脉冲或1HZ的正方波信号，观察并记录各个输入端发生变化情况时的输出情况。2、用74LS161设计一个十进制计数器（P163图和图）（或自拟的小于10进制的计数器），接入译码显示电路。时钟信号用手动单次脉冲或1HZ的正方波信号，观察电路的计数、译码、显示过程。3、将1HZ的正方波信号改

9、为1KHZ的正方波，用示波器分别观测十进制计数器Q0、Q1、Q2、Q3的输出波形以及CP的波形。注意事项1.TTL集成电路工作电压为5V，因此所有电源电源与信号源与信号源的输出不能超过5V，注意不要把电源接错。2.利用示波器观察波形时，应以频率最低的一个通道作为触发信源，并正确设置触发电平四、实验报告要求1、画出十进制计数器、译码、显示电路中各集成芯片之间的连接图。2、用坐标纸对应时间轴，画出十进制计数器CP、Q0、Q1、Q2、Q3五个波形的波形图，标出周期，并比较它们的时序关系。3、思考题P145的1、2。下次预习内容及要求v内容：教材P159-168，数字钟设计。设计一个具有“秒、分、时”显示计时功能的数字钟，“分、秒”按60制计时，“小时”可按24也可按12小时制计时。v预习要求1、根据图5.21.8所示设计数字钟的原理框图，设计各个单元电路，然后画出完整的逻辑图。2、先用Proteus仿真软件仿真所设计的电路，仿真结果正确后，将绘制电路原理图打印。3、自拟实验方案在实验室测试所设计电路的功能。