微机接口第四章.ppt

《微机接口第四章.ppt》由会员分享，可在线阅读，更多相关《微机接口第四章.ppt（87页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、 存储器概述存储器概述 半导体存储器半导体存储器 存储器与存储器与CPU的连接的连接 存储器的工作原理存储器的工作原理本章内容本章内容本章内容本章内容 了解存储器的工作原理和外部特性了解存储器的工作原理和外部特性 掌握微机中存储系统的结构掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所学会利用现有的存储器芯片构成所需内存系统。需内存系统。学习目的学习目的学习目的学习目的4.1 存储器概述存储器概述 存存储储器器是是计计算算机机系系统统中中具具有有记记忆忆功功能能的的部部件件，它它是是由由大大量量的的记记忆忆单单元元(或或称称基基本本的的存存储储电电路路)组组成成的的,用用来来存存放放用

2、用二二进进制制数数表示的程序和数据。表示的程序和数据。记记忆忆单单元元是是一一种种能能表表示示二二进进制制“0 0”和和“1”“1”的的状状态态并并具具有有记记忆忆功功能能的的物物理理器器件件，如如电电容容、双双稳稳态态电电路路等等。一一个个记记忆忆单单元元能能够够存存储储二二进进制制的的一一位位。由由若若干干记记忆忆单单元元组组成成一一个个存存储储单单元元、一一个个存存储储单单元元能能存存储储一一个个字字，字字有有4 4位位、8 8位位、1616位位等等称称之之字字长长，字字长长为为8 8时时，称称一一个个字字节节。存储器操作：存储器操作：读操作，非破坏性。读操作，非破坏性。写操作，破坏性。

3、写操作，破坏性。存储器的职能：存储器的职能：信息交换中心。信息交换中心。数据仓库。数据仓库。实际上存储系统是快慢搭配，具有层次结构，实际上存储系统是快慢搭配，具有层次结构，实际上存储系统是快慢搭配，具有层次结构，实际上存储系统是快慢搭配，具有层次结构，如图如图如图如图4.14.1所示。所示。所示。所示。速度快速度快容量小容量小速度慢速度慢容量大容量大寄存器寄存器内部内部Cache外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器图图图图4.1 4.1 4.1 4.1 微机存储系统的层次结构微机存储系统的层次结构微机存储系统的层次结构微机存储系统的层次结构CP

4、U一、存储器分类一、存储器分类一、存储器分类一、存储器分类1.1.1.1.内存储器内存储器内存储器内存储器(内存或主存内存或主存内存或主存内存或主存)功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。特特点点：CPU可可以以直直接接访访问问并并与与其其交交换换信信 息，容量小，存取速度快。息，容量小，存取速度快。2.2.2.2.外存储器外存储器外存储器外存储器(外存外存外存外存)功能功能：存储当前不参加运行的程序和数据。：存储当前不参加运行的程序和数据。特特点点：CPU不不能能直直接接访访问问，配配备备专专门门设设备备才才能能进进行行交交换换信信息息，容容量量大大，存取速

5、度慢。存取速度慢。目目前前，存存储储器器使使用用的的存存储储介介质质有有半半导导体体器器件件，磁磁性性材材料料，光光盘盘等等。一一般般把把半半导导体体存存储储器器芯芯片片作作为为内内存存。由由于于半半导导体体存存储储器器具具有有存存取取速速度度快快、集集成成度度高高、体体积积小小、功功耗耗低低、应应用用方方便便等等优优点点，在在此我们只讨论此我们只讨论半导体存储器半导体存储器。半导体存储器静态随机SRAM动态随机DRAM一次性编程PROM可擦除EPROM紫外光擦除UREPROM电擦除EEPROM读写存储器RAM只读存储器ROM双极型MOS掩膜ROM可编程ROM 图4.2 半导体存储器分类二、半

6、导体存储器的组成二、半导体存储器的组成二、半导体存储器的组成二、半导体存储器的组成 半导体存储器由地址寄存器，译码电路、存储体、半导体存储器由地址寄存器，译码电路、存储体、读读/写控制电路、数据寄存器、控制逻辑等写控制电路、数据寄存器、控制逻辑等6个部分组成。个部分组成。AB地地地地址址址址寄寄寄寄存存存存器器器器MARMAR地地地地址址址址译译译译码码码码器器器器存存存存储储储储体体体体MM读读读读写写写写驱驱驱驱动动动动器器器器数数数数据据据据寄寄寄寄存存存存器器器器MDRMDRDB 控制逻辑控制逻辑控制逻辑控制逻辑启动片选读/写图图4.3 4.3 存储器的基本组成存储器的基本组成1.1.

7、存储体存储体存储体存储体 基本存储电路是组成存储器的基础和核心，基本存储电路是组成存储器的基础和核心，基本存储电路是组成存储器的基础和核心，基本存储电路是组成存储器的基础和核心，它用于存放一位二进制信息它用于存放一位二进制信息它用于存放一位二进制信息它用于存放一位二进制信息“0 0”或或或或“1 1”。若干。若干。若干。若干记忆单元（或称基本存储电路）组成一个存储单记忆单元（或称基本存储电路）组成一个存储单记忆单元（或称基本存储电路）组成一个存储单记忆单元（或称基本存储电路）组成一个存储单元，一个存储单元一般存储一个字节，即存放元，一个存储单元一般存储一个字节，即存放元，一个存储单元一般存储一

8、个字节，即存放元，一个存储单元一般存储一个字节，即存放8 8位位位位二进制信息，存储体是存储单元的集合体。二进制信息，存储体是存储单元的集合体。二进制信息，存储体是存储单元的集合体。二进制信息，存储体是存储单元的集合体。2.2.译码驱动电路译码驱动电路译码驱动电路译码驱动电路 该电路实际上包含译码器和驱动器两部分。该电路实际上包含译码器和驱动器两部分。该电路实际上包含译码器和驱动器两部分。该电路实际上包含译码器和驱动器两部分。译码器的功能是实现多选译码器的功能是实现多选译码器的功能是实现多选译码器的功能是实现多选1 1，即对于某一个输入的，即对于某一个输入的，即对于某一个输入的，即对于某一个输

9、入的地址码，地址码，地址码，地址码，N N个输出线上有唯一一个高电平（或低电个输出线上有唯一一个高电平（或低电个输出线上有唯一一个高电平（或低电个输出线上有唯一一个高电平（或低电平）与之对应。平）与之对应。平）与之对应。平）与之对应。常用的地址译码有两种方式，即常用的地址译码有两种方式，即常用的地址译码有两种方式，即常用的地址译码有两种方式，即单译码和双单译码和双单译码和双单译码和双译码方式译码方式译码方式译码方式。(1)单译码方式单译码方式 单译码方式是一个单译码方式是一个单译码方式是一个单译码方式是一个单译码方式是一个单译码方式是一个“N NN中取中取中取中取中取中取1 1 1”的译码器，

10、如图的译码器，如图的译码器，如图的译码器，如图的译码器，如图的译码器，如图4.44.44.4所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动N NN根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根字线由字线由字线由字线由字线由字线由MMM位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线上

11、的上的上的上的上的上的MMM位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放大器输出或输入一个大器输出或输入一个大器输出或输入一个大器输出或输入一个大器输出或输入一个大器输出或输入一个MMM位的字。位的字。位的字。位的字。位的字。位的字。Ap-1Ap-2A1A0N 取 1 译 码 器基本存储电路p个输入M位位位位线线D0D1DM1N根字线根字线N=2p 个地址个地址W0W1 选中的字线输出M位Wn-1输出缓冲放大器

12、图4.4 单译码寻址示意图(2)双译码方式双译码方式 双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择线的根数线的根数线的根数线的根数线的根数线的根数N NN很大时，很大时，很大时，很大时，很大时，很大时，N=2N=2N=2p pp中的中的中的中的中的中的p p p必然也大，这时可必然也大，这时可必然也大，这时可必然也大，这时可必然也大，这时可必然也大，这时可将将将将将将p p p分成两部分，如：分成两部

13、分，如：分成两部分，如：分成两部分，如：分成两部分，如：分成两部分，如：N=2N=2N=2p pp=2=2=2q+rq+rq+r=2=2=2q qq2 2 2r rr=X=X=XY YY，这，这，这，这，这，这样便将对样便将对样便将对样便将对样便将对样便将对N NN的译码分别由的译码分别由的译码分别由的译码分别由的译码分别由的译码分别由X XX译码和译码和译码和译码和译码和译码和Y YY译码两部分完译码两部分完译码两部分完译码两部分完译码两部分完译码两部分完成。成。成。成。成。成。A0A1A2A3A4X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存储电路R/W控制Y(列)地

14、址译码及I/O控制数据输入数据输出A5A6A7A8A9 X(行)地址译码器 图4.5 双译码结构示意图 单译码方式单译码方式单译码方式单译码方式主要用于容量主要用于容量主要用于容量主要用于容量小的存储器，小的存储器，小的存储器，小的存储器，双译码方式双译码方式双译码方式双译码方式可大可大可大可大大减少输出选择线的数目，适大减少输出选择线的数目，适大减少输出选择线的数目，适大减少输出选择线的数目，适用于大容量的存储器。用于大容量的存储器。用于大容量的存储器。用于大容量的存储器。3.3.地址寄存器地址寄存器地址寄存器地址寄存器 用于存放用于存放用于存放用于存放CPUCPU访问存储单元的地址，经译码

15、访问存储单元的地址，经译码访问存储单元的地址，经译码访问存储单元的地址，经译码驱动后指向相应的存储单元。驱动后指向相应的存储单元。驱动后指向相应的存储单元。驱动后指向相应的存储单元。4.4.读读读读/写电路写电路写电路写电路 包括读出放大器、写入电路和读包括读出放大器、写入电路和读包括读出放大器、写入电路和读包括读出放大器、写入电路和读/写控制电路，写控制电路，写控制电路，写控制电路，用以完成对被选中单元中各位的读出或写入操作。用以完成对被选中单元中各位的读出或写入操作。用以完成对被选中单元中各位的读出或写入操作。用以完成对被选中单元中各位的读出或写入操作。5.5.数据寄存器数据寄存器数据寄存

16、器数据寄存器 用于暂时存放从存储单元读出的数据，或从用于暂时存放从存储单元读出的数据，或从用于暂时存放从存储单元读出的数据，或从用于暂时存放从存储单元读出的数据，或从CPUCPU或或或或I/OI/O端口送出的要写入存储器的数据。端口送出的要写入存储器的数据。端口送出的要写入存储器的数据。端口送出的要写入存储器的数据。6.6.控制逻辑控制逻辑控制逻辑控制逻辑 接收来自接收来自接收来自接收来自CPUCPU的启动、片选、读的启动、片选、读的启动、片选、读的启动、片选、读/写及清除命写及清除命写及清除命写及清除命令，经控制电路综合和处理后，产生一组时序信令，经控制电路综合和处理后，产生一组时序信令，经

17、控制电路综合和处理后，产生一组时序信令，经控制电路综合和处理后，产生一组时序信号来控制存储器的读号来控制存储器的读号来控制存储器的读号来控制存储器的读/写操作。写操作。写操作。写操作。三、半导体存储器芯片的主要技术指标三、半导体存储器芯片的主要技术指标三、半导体存储器芯片的主要技术指标三、半导体存储器芯片的主要技术指标1.1.1.1.存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数常用单位：常用单位：常用单位：常用单位：MBMB、

18、GBGB、TBTB其中：其中：其中：其中：1kB=21kB=21010B 1MB=2B 1MB=21010kB=2kB=22020B B 1GB=2 1GB=21010MB=2MB=23030B 1TB=2B 1TB=21010GB=2GB=24040B B2.2.2.2.存取时间存取时间存取时间存取时间存存取取时时间间又又称称存存储储器器访访问问时时间间。指指启启动动一一次次存存储储器器操操作作到到完完成成该该操操作作所所需需的的时时间间 tA。3.3.3.3.存取周期存取周期存取周期存取周期存存取取周周期期是是连连续续启启动动两两次次独独立立的的存存储储器器操操作作所所需需间间隔隔的的最最

19、小小时时间间TC，一一般般TCtA。4.4.4.4.可靠性可靠性可靠性可靠性可可靠靠性性指指存存储储器器对对电电磁磁场场及及温温度度等等变变化的抗干扰能力。化的抗干扰能力。5.5.5.5.其他指标其他指标其他指标其他指标体体积积、重重量量、价价格格、功功耗耗(包包括括维维持持功耗和操作功耗功耗和操作功耗)。4.2随机存取存储器随机存取存储器RAM一、静态随机存储器一、静态随机存储器一、静态随机存储器一、静态随机存储器SRAMSRAM图4.6为6个MOS管组成的双稳态电路。图4.6 六管静态RAM基本存储电路Y地址译码地址译码VccV7 I/OV8 I/OV3V4V5V2V6AV1B DiDiX

20、地址译码地址译码图图中中V V1 1V V2 2是是工工作作管管，V V3 3V V4 4是是负负载载管管，V V5 5V V6 6是是 控控 制制 管管，V V7 7V V8 8也也是是控控制制管管，它它们们为为同同一一列列线线上上的的存存储单元共用。储单元共用。特点：特点：(1)不需要刷新，简化外围电路。不需要刷新，简化外围电路。(2)内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。典型的静态典型的静态RAM芯片芯片 不不不不同同同同的的的的静静静静态态态态RAMRAM的的的的内内内内部部部部结结结结构构构构基基基基本本本本相相相相同同同同，只只只只是是是是在在在在不不不不

21、同同同同容容容容量量量量时时时时其其其其存存存存储储储储体体体体的的的的矩矩矩矩阵阵阵阵排排排排列列列列结结结结构构构构不不不不同同同同。典典典典型型型型的的的的静静静静态态态态RAMRAM芯芯芯芯片片片片如如如如Intel Intel 61166116（2K2K 8 8位位位位），62646264（8K8K 8 8位位位位），6212862128（16K16K 8 8位位位位）和和和和6225662256（32K32K 8 8位）等。位）等。位）等。位）等。图图图图4.84.8为为为为SRAM 6264SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的

22、引脚图，其容量为8K88K8位，位，位，位，即共有即共有即共有即共有8K8K（2 21313）个单元，每单元）个单元，每单元）个单元，每单元）个单元，每单元8 8位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线1313条，即条，即条，即条，即A A1212AA0 0；数据线；数据线；数据线；数据线8 8条即条即条即条即I/OI/O8 8I/OI/O1 1、WEWE、OEOE、CECE1 1、CECE2 2的共同作用决定了的共同作用决定了的共同作用决定了的共同作用决定了SRAM 6264SRAM 6264的操作方式，如表的操作方式，如表的操作方式，如表的操作方式，

23、如表4.14.1所示。所示。所示。所示。123456789101112131428272625242322212019181716156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4表表4.1 6264的操作方式的操作方式I/O1 I/O8IN写写0100IN写写1100OUT读读0101高阻高阻输出禁止输出禁止1101高阻高阻未选中未选中0高阻高阻未选中未选中1I/O1 I/O8方式方式WECE1CE2OE图4.8 SRAM 6264引脚图DRAMDRAM

24、的的的的基基基基本本本本存存存存储储储储电电电电路路路路(存存存存储储储储单单单单元元元元)有有有有单单单单管管管管和和和和四四四四管管管管等等等等结结结结构构构构，这这这这里里里里仅仅仅仅介介介介绍绍绍绍单单单单管管管管存存存存储储储储单单单单元元元元的结构存储原理。的结构存储原理。的结构存储原理。的结构存储原理。二、动态随机存储器二、动态随机存储器二、动态随机存储器二、动态随机存储器DRAMDRAM刷新放大器刷新放大器数据I/O线T1CS行选择信号行选择信号图4.9 单管DRAM基本存储元电路T2列选择列选择 信号信号图图图图4.94.9为单管动态为单管动态为单管动态为单管动态RAMRAM

25、的基本存储电路，由的基本存储电路，由的基本存储电路，由的基本存储电路，由MOSMOS晶体管和一个电容晶体管和一个电容晶体管和一个电容晶体管和一个电容C CS S组成。组成。组成。组成。特点：特点：(1)每每次次读读出出后后，内内容容被被破破坏坏，要要采采取取恢恢复措施，即需要刷新，外围电路复杂。复措施，即需要刷新，外围电路复杂。(2)集成度高，功耗低。集成度高，功耗低。典型的动态典型的动态RAM芯片芯片 一一一一种种种种典典典典型型型型的的的的DRAMDRAM如如如如Intel Intel 21642164。21642164是是是是64K164K1位位位位的的的的DRAMDRAM芯芯芯芯片片片

26、片，片片片片内内内内含含含含有有有有64K64K个个个个存存存存储储储储单单单单元元元元，所所所所以以以以，需需需需要要要要1616位位位位地地地地址址址址线线线线寻寻寻寻址址址址。为为为为了了了了减减减减少少少少地地地地址址址址线线线线引引引引脚脚脚脚数数数数目目目目，采采采采用用用用行行行行和和和和列列列列两两两两部部部部分分分分地地地地址址址址线线线线各各各各8 8条条条条，内内内内部部部部设设设设有有有有行行行行、列列列列地地地地址址址址锁锁锁锁存存存存器器器器。利利利利用用用用外外外外接接接接多多多多路路路路开开开开关关关关，先先先先由由由由行行行行选选选选通通通通信信信信号号号号R

27、ASRAS选选选选通通通通8 8位位位位行行行行地地地地址址址址并并并并锁锁锁锁存存存存。随随随随后后后后由由由由列列列列选选选选通通通通信信信信号号号号CASCAS选选选选通通通通8 8位位位位列列列列地地地地址址址址并并并并锁锁锁锁存存存存，1616位位位位地地地地址址址址可可可可选选选选中中中中64K64K存存存存储储储储单单单单元元元元中中中中的的的的任任任任何何何何一一一一个个个个单单单单元元元元。21642164芯芯芯芯片片片片的的的的引引引引脚脚脚脚和内部结构示意如图和内部结构示意如图和内部结构示意如图和内部结构示意如图4.104.10所示。所示。所示。所示。图4.10(a)In

28、tel 2164 DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASCASA0A7：地址输入：地址输入CAS：列地址选通：列地址选通RAS：行地址选通：行地址选通WE：写允许：写允许Din：数据输入：数据输入Dout：数据输出数据输出Vcc：电源：电源GND：地：地 图4.10(b)Intel 2164 DRAM内部结构框图DoutWEDinCASRASA7A1A08位地址锁存器128128矩阵128个读出放大器1/2列译码128个读出放大器128128矩阵128128矩阵128个读出放大器1/2列译码128个读出放大器128128

29、矩阵4选1I/O门控输出缓冲器行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器包含：包含：(1)存储体存储体(2)外围电路外围电路(3)a.地址译码器地址译码器(4)b.读读/写控制及写控制及I/O电路电路(5)c.片选控制片选控制CS二、二、二、二、RAMRAM的组成的组成的组成的组成4.3 只读存储器只读存储器(ROM)ROM ROM ROM主要由地址译码器、存储矩主要由地址译码器、存储矩主要由地址译码器、存储矩主要由地址译码器、存储矩主要由地址译码器、存储矩主要由地址译码器、存储矩阵、控制逻辑和输出电路四部分组成阵、控制逻辑和输出电路四部分组成阵、控制逻辑和输出电路四部分组成阵、控

30、制逻辑和输出电路四部分组成阵、控制逻辑和输出电路四部分组成阵、控制逻辑和输出电路四部分组成（如图（如图（如图（如图（如图（如图4.114.114.11所示），与所示），与所示），与所示），与所示），与所示），与RAMRAMRAM不同之处不同之处不同之处不同之处不同之处不同之处是是是是是是ROMROMROM在使用时只能读出，不能随机在使用时只能读出，不能随机在使用时只能读出，不能随机在使用时只能读出，不能随机在使用时只能读出，不能随机在使用时只能读出，不能随机写入。写入。写入。写入。写入。写入。输出电路Y 译码存储矩阵X译码控制逻辑地址码 D7 D0它包含有它包含有(1)地址译码地址译码器器 (

31、2)存储矩阵存储矩阵 (3)控制逻辑控制逻辑 (4)输出电路输出电路 图4.11 ROM组成框图一、掩膜一、掩膜一、掩膜一、掩膜ROMROM特点：特点：(1)器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用用户不能修改。户不能修改。(2)用于产品批量生产。用于产品批量生产。(3)可由二极管和三极管电路组成。可由二极管和三极管电路组成。字译码结构字译码结构字译码结构字译码结构 图图4.124.12为二极管构成的为二极管构成的4444位的存储矩位的存储矩阵，地址译码采用单译码方式，它通过对阵，地址译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的所选定的某字线置成低电平来选择

32、读取的字。位于矩阵交叉点并与位线和被选字线字。位于矩阵交叉点并与位线和被选字线相连的二极管导通，使该位线上输出电位相连的二极管导通，使该位线上输出电位为低电平，结果输出为为低电平，结果输出为“0”“0”，否则为，否则为“1”“1”。R R R RVCC1234字线位4 位3 位2 位1输出数据数图4.12 二极管ROM二极管二极管ROM阵列阵列4 3 2 1位位字字12340000101101011011用用MOS三极三极管取代二极管便构成了管取代二极管便构成了MOS ROM阵列阵列字线1字线2 字线3字线4字地址译码器VDDD4 D3 D2 D1A1A000011011位线1位线2位线3位线

33、44 3 2 1位位字字12340010110111100100D4 D3 D2 D1图4.13 MOS管ROM阵列 从二极管从二极管从二极管从二极管从二极管从二极管ROMROMROM和和和和和和MOS ROMMOS ROMMOS ROM的的的的的的介绍可知，这种存储矩阵的内容完介绍可知，这种存储矩阵的内容完介绍可知，这种存储矩阵的内容完介绍可知，这种存储矩阵的内容完介绍可知，这种存储矩阵的内容完介绍可知，这种存储矩阵的内容完全取决于芯片制造过程，而一旦制全取决于芯片制造过程，而一旦制全取决于芯片制造过程，而一旦制全取决于芯片制造过程，而一旦制全取决于芯片制造过程，而一旦制全取决于芯片制造过程

34、，而一旦制造好以后，用户是无法变更的。造好以后，用户是无法变更的。造好以后，用户是无法变更的。造好以后，用户是无法变更的。造好以后，用户是无法变更的。造好以后，用户是无法变更的。复合译码结构复合译码结构复合译码结构复合译码结构 如图如图如图如图4.144.14是一个是一个是一个是一个102410241 1位的位的位的位的MOS MOS ROMROM电路。电路。电路。电路。1010条地址信号线分成两组，分条地址信号线分成两组，分条地址信号线分成两组，分条地址信号线分成两组，分别经过别经过别经过别经过X X和和和和Y Y译码，各产生译码，各产生译码，各产生译码，各产生3232条选择线。条选择线。条

35、选择线。条选择线。X X译码输出选中某一行，但这一行中，哪一译码输出选中某一行，但这一行中，哪一译码输出选中某一行，但这一行中，哪一译码输出选中某一行，但这一行中，哪一个能输出与个能输出与个能输出与个能输出与I/OI/O电路相连，还取决于电路相连，还取决于电路相连，还取决于电路相连，还取决于Y Y译码译码译码译码输出，故每次只选中一个单元。输出，故每次只选中一个单元。输出，故每次只选中一个单元。输出，故每次只选中一个单元。A5 A6 A7 A8 A9A0A1A2A3A4VCC图4.14 复合译码的MOS ROM电路双极型双极型双极型双极型ROMROM电路电路电路电路 双极型双极型双极型双极型R

36、OMROM的速度比的速度比的速度比的速度比MOS ROMMOS ROM快，快，快，快，它的取数时间约为几十它的取数时间约为几十它的取数时间约为几十它的取数时间约为几十nsns，可用于速度要，可用于速度要，可用于速度要，可用于速度要求较高的微机系统中。图求较高的微机系统中。图求较高的微机系统中。图求较高的微机系统中。图4 4.1515是一种双极是一种双极是一种双极是一种双极型型型型ROMROM的结构图，容量为的结构图，容量为的结构图，容量为的结构图，容量为2562564 4位。位。位。位。A0A1A2A3A4A5A6A7图4.15 一种双极型ROM的结构图 存储单元的工作原理仍为当某一行被存储单

37、元的工作原理仍为当某一行被存储单元的工作原理仍为当某一行被存储单元的工作原理仍为当某一行被存储单元的工作原理仍为当某一行被存储单元的工作原理仍为当某一行被选中时，连到存储管子的基极信号为选中时，连到存储管子的基极信号为选中时，连到存储管子的基极信号为选中时，连到存储管子的基极信号为选中时，连到存储管子的基极信号为选中时，连到存储管子的基极信号为“1”“1”“1”，各列若有管子与此选择线相连，各列若有管子与此选择线相连，各列若有管子与此选择线相连，各列若有管子与此选择线相连，各列若有管子与此选择线相连，各列若有管子与此选择线相连，则管子导通，输出为则管子导通，输出为则管子导通，输出为则管子导通，

38、输出为则管子导通，输出为则管子导通，输出为“0”“0”“0”，在输出电路，在输出电路，在输出电路，在输出电路，在输出电路，在输出电路中经过反相，实际输出为中经过反相，实际输出为中经过反相，实际输出为中经过反相，实际输出为中经过反相，实际输出为中经过反相，实际输出为“1”“1”“1”；若没有；若没有；若没有；若没有；若没有；若没有管子与此选择线相连，则存储矩阵输出为管子与此选择线相连，则存储矩阵输出为管子与此选择线相连，则存储矩阵输出为管子与此选择线相连，则存储矩阵输出为管子与此选择线相连，则存储矩阵输出为管子与此选择线相连，则存储矩阵输出为“1”“1”“1”，经过输出电路反相，输出为，经过输出

39、电路反相，输出为，经过输出电路反相，输出为，经过输出电路反相，输出为，经过输出电路反相，输出为，经过输出电路反相，输出为“0”“0”“0”。特点：特点：(1)出厂时里面没有信息。出厂时里面没有信息。(2)用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。(3)只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编程不能擦除其内信息。除其内信息。二、可编程二、可编程二、可编程二、可编程ROM(PROM)ROM(PROM)可可可可可可编编编编编编程程程程程程ROMROMROM（PROMPROMPROM）是是是是是是一一一一一一种种种种种种允允允允允允许许许许许许用用用用用

40、用户户户户户户编编编编编编程程程程程程一一一一一一次次次次次次的的的的的的ROMROMROM，其其其其其其存存存存存存储储储储储储单单单单单单元元元元元元通通通通通通常常常常常常用用用用用用二二二二二二极极极极极极管管管管管管或或或或或或三三三三三三极极极极极极管管管管管管实实实实实实现现现现现现。图图图图图图4 4 4.161616所所所所所所示示示示示示存存存存存存储储储储储储单单单单单单元元元元元元的的的的的的双双双双双双极极极极极极型型型型型型三三三三三三极极极极极极管管管管管管的的的的的的发发发发发发射射射射射射极极极极极极串串串串串串接接接接接接了了了了了了一一一一一一个个个个个个

41、可可可可可可熔熔熔熔熔熔金金金金金金属属属属属属丝丝丝丝丝丝，出出出出出出厂厂厂厂厂厂时时时时时时，所所所所所所有有有有有有存存存存存存储储储储储储单单单单单单元元元元元元的的的的的的熔熔熔熔熔熔丝丝丝丝丝丝都都都都都都是是是是是是完完完完完完好好好好好好的的的的的的。编编编编编编程程程程程程时时时时时时，通通通通通通过过过过过过字字字字字字线线线线线线选选选选选选中中中中中中某某某某某某个个个个个个晶晶晶晶晶晶体体体体体体管管管管管管。若若若若若若准准准准准准备备备备备备写写写写写写入入入入入入1 1 1，则则则则则则向向向向向向位位位位位位线线线线线线送送送送送送高高高高高高电电电电电电平

42、平平平平平，此此此此此此时时时时时时管管管管管管子子子子子子截截截截截截止止止止止止，熔熔熔熔熔熔丝丝丝丝丝丝将将将将将将被被被被被被保保保保保保留留留留留留；若若若若若若准准准准准准备备备备备备写写写写写写入入入入入入0 0 0，则则则则则则向向向向向向位位位位位位线线线线线线送送送送送送低低低低低低电电电电电电平平平平平平，此此此此此此时时时时时时管管管管管管子子子子子子导导导导导导通通通通通通，控控控控控控制制制制制制电电电电电电流流流流流流使使使使使使熔熔熔熔熔熔丝丝丝丝丝丝烧烧烧烧烧烧断断断断断断，不不不不不不可能再恢复，故只能进行一次编程。可能再恢复，故只能进行一次编程。可能再恢复

43、，故只能进行一次编程。可能再恢复，故只能进行一次编程。可能再恢复，故只能进行一次编程。可能再恢复，故只能进行一次编程。图图图图4.16 4.16 熔丝式熔丝式熔丝式熔丝式PROMPROM的基本存储结构的基本存储结构的基本存储结构的基本存储结构特点：特点：(1)可以多次修改擦除。可以多次修改擦除。(2)EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。(3)E2PROM电可擦除。电可擦除。三、可擦除、可编程三、可擦除、可编程三、可擦除、可编程三、可擦除、可编程ROMROM（EPROMEPROM）在在在在在在实实实实实实际际际际际际工工工工

44、工工作作作作作作中中中中中中，一一一一一一个个个个个个新新新新新新设设设设设设计计计计计计的的的的的的程程程程程程序序序序序序往往往往往往往往往往往往需需需需需需要要要要要要经经经经经经历历历历历历调调调调调调试试试试试试、修修修修修修改改改改改改过过过过过过程程程程程程，如如如如如如果果果果果果将将将将将将这这这这这这个个个个个个程程程程程程序序序序序序写写写写写写在在在在在在ROMROMROM和和和和和和PROMPROMPROM中中中中中中，就就就就就就很很很很很很不不不不不不方方方方方方便便便便便便了了了了了了。EPROMEPROMEPROM是是是是是是一一一一一一种种种种种种可可可可可

45、可以以以以以以多多多多多多次进行擦除和重写的次进行擦除和重写的次进行擦除和重写的次进行擦除和重写的次进行擦除和重写的次进行擦除和重写的ROMROMROM。图图图图4.17 EPROM4.17 EPROM的基本存储电路和的基本存储电路和的基本存储电路和的基本存储电路和FAMOSFAMOS结构结构结构结构P PP PS SD D SIO SIO22 SIO SIO22+N N基底基底源极源极漏极漏极多晶硅浮置栅多晶硅浮置栅字选线浮置栅场效应管位线(a)EPROM(a)EPROM的基本存储结构的基本存储结构(b)(b)浮置栅雪崩注入型场效应管结构浮置栅雪崩注入型场效应管结构 典型的典型的EPRAM芯

46、片芯片 常常 用用 的的 典典 型型 EPROM芯芯 片片 有有：2716（2K8）、2732（4K8）、2764（8K8）、27128（16K8）、27256（32K8）、）、27512（64K8）等。）等。Intel-2764芯芯 片片 是是 一一 块块 8K8bit的的EPROM芯片，如图所示：芯片，如图所示：允许输出和片选逻辑CEA0A12Y译码X译码输出缓冲Y门8K8位存储矩阵OE数据输出.2764结构框图VCCPGENCA8A9A11OEA10CED7D6D5D4D3123456789101112131428272625242322212019181716152764VPP A12

47、 A7 A6 A5 A4 A3 A2 A1 A0D0D1D2GND封装及引脚封装及引脚2764封装图 A0A12 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGE 编程脉冲输入端，读PGE=1操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVppVppV

48、ccDOUT高阻高阻高阻高阻高阻高阻DINDINDOUT编码编码2764操作方式操作方式2764中中第第26脚脚为为NC，若若改改为为A13，则则为为27128芯芯片片封封装装图图，27128是是一一块块16K8bit的的EPROM芯片，其操作与芯片，其操作与2764相同。相同。注意注意:四、电可擦除可编程四、电可擦除可编程四、电可擦除可编程四、电可擦除可编程ROMROM（EEPROMEEPROM）E E E2 22PROMPROMPROM是是是是是是一一一一一一种种种种种种在在在在在在线线线线线线（即即即即即即不不不不不不用用用用用用拔拔拔拔拔拔下下下下下下来来来来来来）可可可可可可编编编编

49、编编程程程程程程只只只只只只读读读读读读存存存存存存储储储储储储器器器器器器，它它它它它它能能能能能能像像像像像像RAMRAMRAM那那那那那那样样样样样样随随随随随随机机机机机机地地地地地地进进进进进进行行行行行行改改改改改改写写写写写写，又又又又又又能能能能能能像像像像像像ROMROMROM那那那那那那样样样样样样在在在在在在掉掉掉掉掉掉电电电电电电的的的的的的情情情情情情况况况况况况下下下下下下所所所所所所保保保保保保存存存存存存的的的的的的信信信信信信息息息息息息不不不不不不丢丢丢丢丢丢失失失失失失，即即即即即即E E E2 22PROMPROMPROM兼兼兼兼兼兼有有有有有有RAMR

50、AMRAM和和和和和和ROMROMROM的的的的的的双双双双双双重功能特点重功能特点重功能特点重功能特点重功能特点重功能特点，如图，如图，如图，如图，如图，如图4.184.184.18所示。所示。所示。所示。所示。所示。E E E2 22PROMPROMPROM的的的的的的另另另另另另一一一一一一个个个个个个优优优优优优点点点点点点是是是是是是擦擦擦擦擦擦除除除除除除可可可可可可以以以以以以按按按按按按字字字字字字节节节节节节分分分分分分别别别别别别进进进进进进行行行行行行（不不不不不不像像像像像像EPROMEPROMEPROM擦擦擦擦擦擦除除除除除除时时时时时时把把把把把把整整整整整整个个个