十六进制频率计.doc

《十六进制频率计.doc》由会员分享，可在线阅读，更多相关《十六进制频率计.doc（15页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、目 录 前言: 一、设计任务:二、题目分析与整体构思:三、硬件电路设计:四、程序设计:五、心得体会:附录:参考文献:1前 言 EDAElectronic Design Automation技术作为现代电子设计技术的核心，它赖以功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDLHardware Description Language为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合布局布线，以及逻辑优化和仿真测试，直至实现既定的电子系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系硬件功能的

2、实现。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比方机械振动的频率，转速，声音的频率以及产品的计件等等。 因此，数字频率计是一种应用很广泛的仪器。 电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。 集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实

3、践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的根底产品之一，已广泛地深入到各个应用领域。 2一、设计任务要求设计一个八位十六进制频率计，其信号是给定的脉宽为1秒的周期信号。量频率范围:1HZ-100MHZ2.显示方式:八位十六进制的LED显示二、题目分析与整体构思频率计由五个局部构成，分别是：两个输入端，一个输出端，一个测频控制器，一个32位锁存器和一个32位计数器，然后根据设计要求把它们连接起来。FTCTRL的计数使能信号CNT_EN能产生一个1s脉宽的周期信号，并对频率计中的32位二进制计数器COUNTER32B的ENABL使能端进行同步控制。当CNT_

4、EN高电平时允许计数；低电平时停止计数，并保持所计的脉冲数。在停止计数期间，首先需要一个锁存信号LOAD的上升沿将计数器在前一秒中的计数值锁存进锁存器REG32B，并由外部的七段译码器译出，显示计数值。锁存信号后，必须有一清零信号RST_CNT对计数器进行清零，为下一秒的计数操作做准备。 3三、硬件电路设计硬件电路有三个模块组成，分别是：测频控制模块，计数器模块和锁存器模块。1 42 5 6 (4)频率器原理图 5频率器原理图锁定管脚 7四、程序设计 (1)测频控制模块程序 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_

5、UNSIGNED.ALL; ENTITY FTCTRL IS PORT (CLKK:IN STD_LOGIC; CNT_EN:OUT STD_LOGIC; RST_CNT:OUT STD_LOGIC; load:OUT STD_LOGIC ); END FTCTRL;ARCHITECTURE behav OF FTCTRL IS SIGNAL Div2CLK :STD_LOGIC; BEGIN PROCESS(CLKK) BEGIN IF CLKKEVENT AND CLKK=1THEN Div2CLK =NOT Div2CLK; END IF; END PROCESS; PROCESS (C

6、LKK,Div2CLK) BEGIN IF CLKK=0 AND Div2CLK=0 THEN RST_CNT=1; ELSE RST_CNT=0;END IF; END PROCESS; Load = NOT Div2CLK; CNT_EN=Div2CLK; END behav; 8(2)计数器模块程序 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNTER32B IS PORT (FIN:IN STD_LOGIC; CLR:IN STD_LOGIC; ENABL:IN

7、STD_LOGIC; DOUT:OUT STD_LOGIC_VECTOR (31 DOWNTO 0); END COUNTER32B;ARCHITECTURE behav OF COUNTER32B IS SIGNAL CQI:STD_LOGIC_VECTOR (31 DOWNTO 0); BEGIN PROCESS(FIN,CLR,ENABL) BEGIN IF CLR=1THEN CQI0); ELSIF FINEVENT AND FIN=1THEN IF ENABL=1 THEN CQI=CQI+1; END IF; END IF; END PROCESS; DOUT=CQI;END b

8、ehav;(3)锁存器模块程序 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B IS PORT ( LK:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0);END REG32B;ARCHITECTURE behav OF REG32B ISBEGIN PROCESS(LK,DIN) BEGIN IF LKEVENT AND LK =1 THEN DOUT=DIN; END IF; END PROCESS

9、;END behav; 9五、心得体会 通过一周的EDA课程设计,我确实学到了很多很多的东西。最直接的是对Quartus|软件的熟练使用，从对程序的导入，工程的创立，编译前的设置到编译仿真一无所知到能熟练操作，都是因为对该软件的反复使用。俗话说：“熟能生巧就是这个道理。合作因为一个人的能力毕竟有限，惟有善于合作的团队才能发挥出最大的能量，正所谓众人拾柴火焰高。根据电路的特点，我们用层次化结构化设计概念，将此项设计任务分成假设干模块，规定每一模块的功能和各模块之间的接口。我们设计小组的三位成员在自己的计算机岗位上分别操做和调试其中的一个，然后再将各模块连接起来，这培养了我们合作的精神，同时也加深

10、了层次化设计的概念。在这次课程设计中，我真正体会到了合作的重要性。在设计的过程中，遇到问题首先我会独立思考，直到自己不能解决的时候我会向同学或老师求助，应该说从功能的实现到流程图的绘制，从程序的编写到程序的检查，从程序的调试到实验报告的写作，其间每一个过程都凝聚了合作的力量。 101.2 GW48 EDA系统结构图信号名与芯片引脚对照表表附录-1 11 12 13参考.成都：成都电子科技大学出版社 蒋璇，臧春华.2001.数字系统设计与PLD应用技术.北京：电子工业出版社 王锁萍，2000.电子设计自动化教程.成都：成都电子科技大学出版社 14EDA课程设计 - 八位十六进制频率计姓名：于方亮班级：医电051学号：050411148指导老师：石新峰成绩：