微机原理与接口技术第六章教学提纲.ppt

《微机原理与接口技术第六章教学提纲.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口技术第六章教学提纲.ppt（28页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、第六章第六章 主存储器主存储器第一节第一节 内存储器内存储器(ni cn ch q)件件 知知 识识 概概 述述 第二节 地址(dzh)译码 第三节第三节 内存储器扩展技术内存储器扩展技术第一页，共28页。第一节第一节 内存储器内存储器(ni cn ch q)件件6.1.1 内存储器内存储器(ni cn ch q)概述概述 1.存储器有两种基本操作读、写。所有的存储芯片都设有地址(dzh)引脚、数据引脚、读、写 控制引脚及片选引脚。基本特点：基本特点：第二页，共28页。6.1.2 内存储器内存储器(ni cn ch q)的分类的分类 内存储器内存储器(ni cn ch q)双极双极RAMMOS

2、型型RAM掩模式掩模式(msh)ROM可编程可编程 PROM可擦除可擦除PROMSRAMDRAMEPROMEEPROMRAM ROM Random Access MemoryRead Only Memory第三页，共28页。6.1.3 存储器芯片存储器芯片(xn pin)的主要技术指标的主要技术指标 1.存储容量存储容量 存储器芯片的存储容量存储器芯片的存储容量 =存储单元个数存储单元个数每存储单元的位数。每存储单元的位数。2.存取时间和存取周期存取时间和存取周期 存取时间又称存储器访问存取时间又称存储器访问(fngwn)时间，即启动一次存时间，即启动一次存储器操储器操 作（读或写）到完成该操

3、作所需要的时间。作（读或写）到完成该操作所需要的时间。CPU在读写存在读写存 储器时，其读写时间必须大于存储器的额定存取时间。储器时，其读写时间必须大于存储器的额定存取时间。存取周期是连续启动两次独立的存储器操作所需间隔存取周期是连续启动两次独立的存储器操作所需间隔 的最小时间。若令存取时间为的最小时间。若令存取时间为tA，存取周期为，存取周期为TC，则二者，则二者 的关系为的关系为TCtA。第四页，共28页。6.1.4 随机存取存储器的存储元及外部随机存取存储器的存储元及外部(wib)特性特性 一、静态存储器一、静态存储器1.SRAM的存储元的存储元 静态静态RAM的基本存储电路（即存储元）

4、一般是由的基本存储电路（即存储元）一般是由6个个MOS管组管组成的双稳态电路，如图成的双稳态电路，如图6.1所示。所示。2.SRAM的外部特性的外部特性(txng)6264芯片是一个芯片是一个8K8bit的的CMOS SRAM芯片，其引脚如图芯片，其引脚如图6.2所示。所示。第五页，共28页。二、动态存储二、动态存储(cn ch)器器 1.DRAM的存储的存储(cn ch)元元 单管动态存储单管动态存储(cn ch)元电路如图元电路如图6.3所示。所示。2.DRAM的外部特性的外部特性 图图6.4所示为所示为2164A的引脚图。的引脚图。第六页，共28页。第二节第二节 地址地址(dzh)译码译

5、码 CPU的地址线如何(rh)与存储芯片地址线连接？通常将CPU的地址引脚与同名的存储芯片的地址引脚 直接相连，CPU剩余的地址引脚，也即高位地址通过译 码连接存储芯片的片选端。6.2.1 地址译码方式地址译码方式(fngsh)存储器的地址译码方式存储器的地址译码方式(fngsh)可以分可以分为两种：为两种：全地址译码，部分地址全地址译码，部分地址译码。译码。第七页，共28页。一、全地址译码方式一、全地址译码方式 所谓全地址译码，就是构成存储器时要使用全部地址所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即所有的高位地址信号用来作为译码器的输入，总线信号，即所有的高位地址信号用来作为

6、译码器的输入，低位地址信号接存储芯片的地址输入线，从而使得存储器芯低位地址信号接存储芯片的地址输入线，从而使得存储器芯片上的每一个单元片上的每一个单元(dnyun)在整个内存空间中具有唯一的一个地在整个内存空间中具有唯一的一个地址。址。例如图例如图6.5所示。所示。二、部分地址译码方式二、部分地址译码方式 部分地址译码就是部分地址译码就是(jish)仅把地址总线的一部分地址信号线与仅把地址总线的一部分地址信号线与存储器连接，通常是用高位地址信号的一部分（而不是全存储器连接，通常是用高位地址信号的一部分（而不是全部）作为片选译码信号。部）作为片选译码信号。如图图如图图6.6是一个部分地址译码的例

7、子。是一个部分地址译码的例子。第八页，共28页。6.2.2 常用常用(chn yn)的译码器件的译码器件74LS138 又称为：又称为：3-8线译码器线译码器。其引脚图如图其引脚图如图6.7所示，真值表如表所示，真值表如表6.1所示。所示。例：以例：以8088为为CPU的微型计算机系统，其的微型计算机系统，其RAM系统由系统由8片片 6264组成，要求存储范围组成，要求存储范围(fnwi)为为50000H5FFFFH。利用。利用 74LS138作为译码器件，采用全译码，其连接图如作为译码器件，采用全译码，其连接图如 图图6.8所示。所示。第九页，共28页。第三节第三节 内存储器扩展内存储器扩展

8、(kuzhn)技术技术 6.3.1 存储容量存储容量(cn ch rn lin)的的位扩展位扩展 原因：单个存储芯片字长就不能满足要求，需要位扩展，以满足字长的要求。位扩展的电路连接(linji)方法是：将每个存储芯片的AB和CB （包括选片信号线、读/写信号线等）全部同名接在一起，而将它们的数据 线分别引出连接(linji)至数据总线的不同位 上。其连接(linji)方法如图6.9所示。第十页，共28页。6.3.2 存储容量存储容量(cn ch rn lin)的字扩展的字扩展 原因：字扩展是对存储器容量的扩展。字扩展的电路连接方法(fngf)是：将每个芯片的AB、DB和CB同名 全部接在一起

9、，只将片选端分别 引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地 址。其连接示意图如图6.10所示。第十一页，共28页。6.3.3 存储容量存储容量(cn ch rn lin)的字位扩展的字位扩展扩展时需要的芯片数量可以这样计算：要构成一个容量为MN位的存储器，若使用pk位的芯片（pM,kN），则构成这个存储器需要(M/p）(N/k)个这样的存储器芯片。例6-1 用Intel 2164构成容量为128KB的内存。分析：由于2164是64K1的芯片，所以(suy)首先要进行位扩展。用8片2164组成64KB的内存模块，然后再用两组这样 的模块进行字扩展。所需的芯片数为 （128/6

10、4）（8/1）=16片。连接示意图如图6.11所示。第十二页，共28页。综上所述，存储器容量的扩展可以分为3步：第一，选择合适的芯片；第二，根据要求将芯片“多片并连”进行位扩展，设计出满足字长(z chn)要求的存储模块；第三，将多组串联，对存储模块进行字扩展，构成符合要求的存储器系统。第6章完第十三页，共28页。退 出第十四页，共28页。退 出A0Al2：13根地址信号线。其根地址信号线。其 决定了该芯片有多少个决定了该芯片有多少个存存 储单元。通常这储单元。通常这13根地根地址址 线通常接到系统线通常接到系统(xtng)地址总线地址总线 的低的低13位上，以便位上，以便CPU能能 够寻址芯

11、片上的各单元。够寻址芯片上的各单元。D0D7：8根双向数据线。其决定根双向数据线。其决定 了芯片上每个存储单元的了芯片上每个存储单元的 二进制位数。使用时，这二进制位数。使用时，这 8根数据线与系统的数据根数据线与系统的数据 总线相连。总线相连。CS1、CS2：片选信号线片选信号线。OE：输出允许信号。通常与系统总输出允许信号。通常与系统总 线的线的 MEMRD相连。相连。WE：写允许信号。通常与系统总线写允许信号。通常与系统总线 的的MEMW相连相连。Vcc：+5V电源。电源。GND：接地端，接地端，NC：空端空端。第十五页，共28页。退 出第十六页，共28页。退 出A0A7：地址输入线。芯

12、片的特点：芯片上的地址引脚芯片上的地址引脚 是复用的是复用的。两次送到 芯片上去的地址分别 为行行地址和列列地址。WE：写允许信号。当WE=0时，允许写入。当WE=l时，可以读出数据。DIN和和DOUT：芯片的数据输 入、输出线。RAS：行地址锁存信号。CAS：列地址锁存信号。第十七页，共28页。这是一片SRAM 6264与8086/8088系统的连接图。分析：怎么能够访问到6264的存储单元？由A19A13决定访问6264存储单元；具体访问的是哪一个存储单元由 （A12A0）决定。A19A13：0111 101 该片6264的地址范围为：0111 1010 0000 0000 0000=3E

13、000H 到 0011 1111 1111 1111 1111=3FFFFH思考(sko)：若将图中的“与非”门改为“或”门，则6264的地址范围是什么？84000H85FFFH。退 出第十八页，共28页。退 出A19A0为：1111 1 即可访问6264存储单元。A12A0为：0 0000 0000 00001 1111 1111 1111故，该片的地址(dzh)范围为：1111 10 0000 0000 0000 1111 11 1111 1111 1111 当A14 A13=00：1111 1000 0000 0000 0000=F8000H到 1111 1001 1111 1111 1

14、111=F9FFFH 当A14 A13=01：FA000HFBFFFH 当A14 A13=10：FC000HFDFFFH 当A14 A13=11：FE000HFFFFFH 第十九页，共28页。图图6.7 74LS138引脚图引脚图退 出第二十页，共28页。退 出INPUTSOUTPUTSENABLESELECTG1CBAY0Y1Y2Y3Y4Y5Y6Y7 H HHHHHHHHL HHHHHHHHHLLLLLHHHHHHHHLLLHHLHHHHHHHLLHLHHLHHHHHHLLHHHHHLHHHHHLHLLHHHHLHHHHLHLHHHHHHLHHHLHHLHHHHHHLHHLHHHHHHHHH

15、HL*G2=G2A+G2BH=high level,L=low level,X=irrelevant第二十一页，共28页。退 出第二十二页，共28页。退 出第二十三页，共28页。退 出第二十四页，共28页。退 出第二十五页，共28页。随机存取存储器随机存取存储器RAMRAM 双极型双极型RAMRAM 主要特点：主要特点：存取时间短，通常存取时间短，通常(tngchng)(tngchng)为为几纳秒到几十纳秒；几纳秒到几十纳秒；其集成度低、功耗大，而且价格也其集成度低、功耗大，而且价格也较高。较高。MOS MOS型型RAMRAM 用用MOSMOS器件构成的器件构成的RAMRAM又可分为又可分为S

16、RAMSRAM和和DRAMDRAM。退 出第二十六页，共28页。只读存储器只读存储器ROMROM掩模式只读存储器掩模式只读存储器 这种芯片存储的信息这种芯片存储的信息(xnx)(xnx)稳定，成本最稳定，成本最低。适用于存放一低。适用于存放一 些可批量生产的固定不变的程序或数据。些可批量生产的固定不变的程序或数据。可编程可编程ROMROM 用户可以读出其内容，但再也无法改变它的用户可以读出其内容，但再也无法改变它的内容。内容。可擦除的可擦除的PROMPROM 可擦除的可擦除的PROMPROM芯片因其擦除的方式不同可分芯片因其擦除的方式不同可分为两类。为两类。（1 1）一是通过是紫外线照射来擦除

17、，这种用紫外）一是通过是紫外线照射来擦除，这种用紫外线擦除线擦除 的的PROMPROM称为称为EPROMEPROM （2 2）另外一种是通过电的方法来擦除，这种）另外一种是通过电的方法来擦除，这种PROMPROM称为称为EEPROMEEPROM芯片内容擦除后仍可以重新对它进行编芯片内容擦除后仍可以重新对它进行编程，写入新的内容。擦除和重新编程都可以多次进程，写入新的内容。擦除和重新编程都可以多次进行。行。退 出第二十七页，共28页。知识概述知识概述基本概念：RAM，ROM 全地址译码，部分(b fen)地址译码重点：地址译码，内存储器的扩展技术难点：DRAM的扩展技术退 出第二十八页，共28页。