FPGAVerilog试题西安电子科技大学.docx

《FPGAVerilog试题西安电子科技大学.docx》由会员分享，可在线阅读，更多相关《FPGAVerilog试题西安电子科技大学.docx（17页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、西安电子科技大学考试时间分钟试题题号一二三四五六七八九十总分分数1.考试形式：闭（开）卷；2.本试卷共四大题，满分100分。班级学号姓名任课教师一、选择题（每题2分，共18分）1.下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？（A）(A)开关级(B)门电路级(C)体系结构级(D)寄存器传输级2.在verilog中，下列语句哪个不是分支语句？（D）(A)if-else(B)case(C)casez(D)repeat3下列哪些Verilog的基本门级元件是多输出（D）(A)nand(B)nor(C)and(D)not4Verilog连线类型的驱动强度说明被省略时，

2、则默认的输出驱动强度为（B）(A)supply(B)strong(C)pull(D)weak5.元件实例语句“notif1#(1:3:4,2:3:4,1:2:4)U1(out,in,ctrl);”中截至延迟的典型值为（B）(A)1(B)2(C)3(D)46已知“a=1b1;b=3b001;”那么a,b（C）(A)4b0011(B)3b001(C)4b1001(D)3b101第2页共8页7.根据调用子模块的不同抽象级别，模块的结构描述可以分为（ABC）(A)模块级(B)门级(C)开关级(D)寄存器级8在verilog语言中，a=4b1011，那么&a=（D）(A)4b1011(B)4b1111(

3、C)1b1(D)1b09在verilog语言中整型数据与（C）位寄存器数据在实际意义上是相同的。(A)8(B)16(C)32(D)64二、简答题（2题，共16分）1VerilogHDL语言进行电路设计方法有哪几种（8分）1、自上而下的设计方法（Top-Down）2、自下而上的设计方法（Bottom-Up）3、综合设计的方法2specparam语句和parameter语句在参数说明方面不同之处是什么（8分）。1、specparam语句只能在延时的格式说明块（specify块）中出现，而parameter语句则不能在延时说明块内出现2、由specparam语句进行定义的参数只能是延时参数，而由pa

4、rameter语句定义的参数则可以是任何数据类型的参数3、由specparam语句定义的延时参数只能在延时说明块内使用，而由parameter语句定义的参数则可以在模块内（该parameter语句之后）的任何位置说明第3页共8页三、画波形题（每题8分，共16分）1.根据下面的程序，画出产生的信号波形（8分）modulepara_bloc_nested_in_seri_bloc(A,B);outputA,B;rega,b;initialbeginA=0;B=1;#10A=1;forkB=0;#10B=1;#20A=0;join#10B=0;#10A=1;B=1;endendmodule第4页共8

5、页2.根据下面的程序，画出产生的信号波形（8分）modulesignal_gen1(d_out);outputd_out;regd_out;initialbegind_out=0;#1d_out=1;#2d_out=0;#3d_out=1;#4d_out=0;endendmodule四、程序设计（4题，共50分）1.试用verilog语言产生如下图所示的测试信号（12分）modulesignal_gen9(clk,in1,in2);outputin1,in2,clk;regin1,in2,clk;initialbeginin1=0;in2=1;第5页共8页clk=0;endinitialbeg

6、in#15in1=1#10in1=0;#5in1=1;#10in1=0;endinitialbegin#5in2=0;#5in2=1;#25in2=0;endalwaysbegin#5clk=clk;endendmodule2试用verilog语言，利用内置基本门级元件，采用结构描述方式生成如图所示的电路（12分）moduleMUX4x1(Z,D0,D1,D2,D3,S0,S1);3.试用verilog语言描述：图示为一个4位移位寄存器，是由四个D触发器（分别设为U1，U2，U3，U4）构成的。其中seri_in是这个移位寄存器的串行输入；clk为移位时脉冲输入；clr为清零控制信号输入；Q1

7、Q3则为移位寄存器的并行输出。（14分）moduled_flop(q,d,clr,clk);outputq;inputd,clr,clk;regq;always(clr)if(!clr)assignq=0;elsedeassignq;always(negedgeclk)q=d;endmodule第7页共8页moduleshifter(seri_in,clk,clrb,Q);inputseri_in,clk,clrb;output3:0Q;d_flopU1(Q0,seri_in,clrb,clk),U2(Q1,Q0,clrb,clk),U3(Q2,Q1,clrb,clk),u4(Q3,Q2,cl

8、rb,clk);endmodule4利用有限状态机，以格雷码编译方式设计一个从输出信号序列中检测出101信号的电路图，其方块图、状态图和状态表如图表示。（12分）Din=0Din=1S0=00SO,OS1,0S1=01S2,0S1,0S2=11S0,0S1,1下一状态NS和输出Qout目前状态CSmodulemelay(clk,Din,reset,Qout);inputclk,reset;inputDin;outputQout;regQout;parameter1:0S0=2b00,S1=2b01,S2=2b11;reg1:0CS;第8页共8页reg1:0NS;always(posedgecl

9、korposedgereset)beginif(reset=1b01)CS=S0;elseCS=NS;endalways(CSorDin)begincase(CS)S0:beignif(Din=1b0)beginNS=S0;Qout=1b0;endelsebeginNS=S1;Qout=1b0;endendS1:beginif(Din=1b0)beginNS=S2;Qout=1b0;endelsebeginNS=S1;Qout=1b0;endendS2:beignif(Din=1b0)beginNS=S0;Qout=1b0;第9页共8页endelsebeginNS=S1;Qout=1b0;en

10、dendendcaseendendmodule、填空题（10分,每小题1分）1.用EDA技术进行电子系统设计的目标是最终完成的设计与实现。2.可编程器件分为和。3.随着EDA技术的不断完善与成熟，的设计方法更多的被应用于VerilogHDL设计当中。4.目前国际上较大的PLD器件制造公司有和公司。5.完整的条件语句将产生电路，不完整的条件语句将产生电路。6.阻塞性赋值符号为，非阻塞性赋值符号为。二、选择题(10分，每小题2分)1.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是。AFPGA全称为复杂可编程逻辑器件；BFPGA是基于乘积项结构的可编程逻

11、辑器件；C基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D在Altera公司生产的器件中，MAX7000系列属FPGA结构。2.基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入综合_适配编程下载硬件测试。正确的是。功能仿真时序仿真逻辑综合配置分配管脚ABCD3.子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化。流水线设计资源共享逻辑优化串行化寄存器配平关键路径法ABCD4.下列标识符中，_是不合法的标识符。A9moonBState0CNot_Ack_0Dsignall5.下列语句中，不属于并

12、行语句的是：_A过程语句Bassign语句C元件例化语句Dcase语句三、EDA名词解释（10分）写出下列缩写的中文含义：ASIC：RTL：FPGA：SOPC：CPLD：LPM：EDA：IEEE：IP：ISP：四、简答题（10分）1.简要说明仿真时阻塞赋值与非阻塞赋值的区别（本题4分）。2.简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？FSM的三段式描述风格中，三段分别描述什么？（本题6分）2五、程序注解（20分,每空1分）moduleAAA(a,b);outputainput6:0breg2:0sum;integeri;regaalways(b)begins

13、um=0;for(i=0;i=6;i=i+1)if(bi)sum=sum+1;if(sum2)a=1;elsea=0;endendmodule本程序的逻辑功能是：。四、VerilogHDL语言编程题（1、2小题10分，3小题20分）要求：写清分析设计步骤和注释。1.试用VerilogHDL描述一个带进位输入、输出的8位全加器。端口：A、B为加数，CI为进位输入，S为和，CO为进位输出32.编写一个带异步清零、异步置位的D触发器。端口：CLK为时钟，D为输入，CLK为清零输入端，SET为置位输入端；Q输出端。3.设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。端口设定如下：输入端口：

14、CLK：时钟，RST：复位端，EN：时钟使能端，LOAD：置位控制端，DIN：置位数据端；输出端口：COUT：进位输出端，DOUT：计数输出端。4一、填空题（每空2分，共20分）1、ASIC2、FPGA和CPLD。3、自顶向下4、Altera和Xilinx5、组合时序6、=二、选择题(10分，每小题2分)1、C2、B3、B4、A5、D三、EDA名词解释（10分）ASIC专用集成电路RTL寄存器传输级FPGA现场可编程门阵列SOPC可编程片上系统CPLD复杂可编程逻辑器件LPM参数可定制宏模块库EDA电子设计自动化IEEE电子电气工程师协会IP知识产权核ISP在系统编程四、简答题（10分）1、简

15、要说明仿真时阻塞赋值与非阻塞赋值的区别（本题4分）。答：非阻塞（non-blocking)赋值方式(b=a)：b的值被赋成新值a的操作,并不是立刻完成的，而是在块结束时才完成；块内的多条赋值语句在块结束时同时赋值；硬件有对应的电路。阻塞（blocking)赋值方式(b=a)：b的值立刻被赋成新值a；完成该赋值语句后才能执行下一句的操作；硬件没有对应的电路，因而综合结果未知。2、简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？FSM的三段式描述风格中，三段分别描述什么？（本题6分）答：Mearly型，Moore型；前者与输入与当前状态有关，而后者只和当前状态有关；

16、Binary，Gray，One-Hot编码；分别为状态保存，状态切换，输出；五、程序注解（20分,每空1分）本程序的逻辑功能是：7人投票表决器。六、VerilogHDL语言编程题（1、2小题10分，3小题20分）要求：写清分析设计步骤和注释。1.试用VerilogHDL描述一个带进位输入、输出的8位全加器。端口：A、B为加数，CIN为进位输入，S为和，COUT为进位输出moduleadd4v(a,b,ci,s,co);input3:0a;input3:0b;inputci;output3:0s;outputco;wire3:0carry;functionfa_s(inputa,inputb,i

17、nputci);fa_s=abci;endfunctionfunctionfa_c(inputa,inputb,inputci);fa_c=a&b|a&ci|b&ci;endfunctionassigns0=fa_s(a0,b0,ci);assigncarry0=fa_c(a0,b0,ci);assigns1=fa_s(a1,b1,carry0);assigncarry1=fa_c(a1,b1,carry0);assigns2=fa_s(a2,b2,carry1);assigncarry2=fa_c(a2,b2,carry1);assigns3=fa_s(a3,b3,carry2);assig

18、nco=fa_c(a3,b3,carry2);endmodule2.编写一个带异步清零、异步置位的D触发器。63.设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。mduleCNT10(CLK,RST,EN,LOAD,COUT,DOUT,DATA);inputCLK;inputEN;inputRST;inputLOAD;input3:0DATA;output3:0DOUT;outputCOUT;reg3:0Q1regCOUTassignDOUT=Q1;always(posedgeCLKornegedgeRST)beginif(!RST)Q1=0;elseif(EN)beginif(!LOAD)Q1=DATA;elseif(Q19)Q1=Q1+1;elseQ1=4b0000;endendalways(Q1)if(Q1=4h9)COUT=1b1;elseCOUT=1b0;endmodule6第 17 页