protel英汉对照.doc

《protel英汉对照.doc》由会员分享，可在线阅读，更多相关《protel英汉对照.doc（25页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、Protel 99各元器件名字中英文对照表2009-04-13 13:33:51|分类： ARM嵌入式学习 |标签： |举报 |字号大中小订阅 1. 标准电阻：RES1、RES2；封装：AXIAL-0.3到AXIAL-1.0 两端口可变电阻：RES3、RES4；封装：AXIAL-0.3到AXIAL-1.0 三端口可变电阻：RESISTOR TAPPED，POT1，POT2；封装：VR1-VR5 2.电容：CAP（无极性电容）、ELECTRO1或ELECTRO2（极性电容）、可变电容CAPVAR 封装：无极性电容为RAD-0.1到RAD-0.4，有极性电容为RB.2/.4到RB.5/1.0. 3

2、.二极管：DIODE（普通二极管）、DIODE SCHOTTKY（肖特基二极管）、DUIDE TUNNEL（隧道二极管）DIODE VARCTOR（变容二极管）ZENER13（稳压二极管） 封装：DIODE0.4和DIODE 0.7;（上面已经说了，注意做PCB时别忘了将封装DIODE的端口改为A、K） 4.三极管：NPN，NPN1和PNP，PNP1；引脚封装：TO18、TO92A（普 通三极管）TO220H（大功率三极管）TO3（大功率达林顿管） 以上的封装为三角形结构。T0-226为直线形，我们常用的9013、9014管脚排列是直线型的，所以一般三极管都采用TO-126啦！ 5、效应管：J

3、FETN（N沟道结型场效应管），JFETP（P沟道结型场效应管）MOSFETN（N沟道增强型管）MOSFETP（P沟道增强型管） 引脚封装形式与三极管同。 6、电感：INDUCTOR、INDUCTOR1、INDUCTOR2（普通电感），INDUCTOR VAR、INDUCTOR3、INDUCTOR4（可变电感） 8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2，引脚封装形式为D系列，如D-44，D-37，D-46等。 9.单排多针插座原理图中常用的名称为CON系列，从CON1到CON60，引脚封装形式为SIP系列，从SIP-2到SIP-20。 10.双列直插元件原理图中常用的名称为

4、根据功能的不同而不同，引脚封装形式DIP系列， 不如40管脚的单片机封装为DIP40。 11.串并口类原理图中常用的名称为DB系列，引脚封装形式为DB和MD系列。 12、晶体振荡器：CRYSTAL；封装：XTAL1 13、发光二极管：LED；封装可以才用电容的封装。（RAD0.1-0.4） 14、发光数码管：DPY；至于封装嘛，建议自己做！ 15、拨动开关：SW DIP；封装就需要自己量一下管脚距离来做！ 16、按键开关：SW-PB：封装同上，也需要自己做。 17、变压器：TRANS1TRANS5；封装不用说了吧？自己量，然后加两个螺丝上去。 最后在说说PROTEL 99 的原理图库吧！ 常用

5、元器件都在protel DOS schematic Libraries.ddb里 此外还有protel DOS schematic 4000 CMOS (4000序列元件) protel DOS schematic Analog digital (A/D,D/A转换元件) protel DOS schematic Comparator （比较器，如LM139之类） protel DOS schematic intel (Intel 的处理器和接口芯片之类) protel DOS schematic Linear （一些线性器件如555等） protel DOS schematic TTL（74

6、序列的元件） PCB 中各层的意思一、 Signal Layers(信号层)Protel99提供了16个信号层：Top （顶层）、Bottom（底层）和Mid1-Mid14（14个中间层）。信号层就是用来完成印制电路板铜箔走线的布线层。在设计双面板时，一般只使用Top（顶层）和Bottom（底层）两层，当印制电路板层数超过4层时，就需要使用Mid（中间布线层）。二、Internal Planes(内部电源/接地层)Protel99提供了Plane1-Plane4（4个内部电源/接地层）。内部电源/接地层主要用于4层以上印制电路板作为电源和接地专用布线层，双面板不需要使用。三、Mechanica

7、l Layers(机械层)机械层一般用来绘制印制电路板的边框（边界），通常只需使用一个机械层。有Mech1-Mech4（4个机械层）。四、Drkll Layers(钻孔位置层)共有2层：“Drill Drawing”和“Drill Guide”。用于绘制钻孔孔径和孔的定位。五、Solder Mask(阻焊层)共有2层：Top（顶层）和Bottom（底层）。阻焊层上绘制的时印制电路板上的焊盘和过孔周围的保护区域。六、Paste Mask(锡膏防护层)共有2层：Top（顶层）和Bottom（底层）。锡膏防护层主要用于有表面贴元器件的印制电路板，这时表帖元器件的安装工艺所需要的，无表帖元器件时不需要

8、使用该层。七、Silkscreen(丝印层)共有2层：Top（顶层）和Bottom（底层）。丝印层主要用于绘制文字说明和图形说明，如元器件的外形轮廓、标号和参数等。八、Other(其它层)共有8层：“Keep Out（禁止布线层）”、“Multi Layer（设置多层面）”、“Connect（连接层）”“DRC Error（错误层）”、2个“Visible Grid（可视网格层）”“Pad Holes（焊盘孔层）”和“Via Holes（过孔孔层）”。其中有些层是系统自己使用的如Visible Grid（可视网格层）就是为了设计者在绘图时便于定位。而Keep Put（禁止布线层）是在自动布线时

9、使用，手工布线不需要使用。对于手工绘制双面印制电路板来说，使用最多的是Top Layers（顶层铜箔布线）、Bottom Layers（底层铜箔布线）和Top Silkscreen（顶层丝引层）。每一个图层都可以选择一个自己习惯的颜色，一般顶层用红色、底层用蓝色、文字及符号用绿色或白色、焊盘和过孔用黄色。Protel99快捷键大全 浏览：38 更新：2019-04-29 13:20 protelspacebar绘制导线，直线或总线时，改变走线模P+P-放置焊盘(PCB)enter选取或启动f1启动在线帮助窗口tab启动浮动图件的属性窗口pgup放大窗口显示比例pgdn缩小窗口显示比例end刷新

10、屏幕x+a取消所有被选取图件的选取状态x将浮动图件左右翻转y将浮动图件上下翻转space将浮动图件旋转90度shift+ctrl+左鼠移动单个对象shift+单左鼠选定单个对象shift+ctrl+左鼠移动单个对象(不受网格限制)shift+f4将打开的所有文档窗口平铺显示shift+f5将打开的所有文档窗口层叠显示按shift+alt后移动或拖动移动对象时，保持水平方向shift+ins将剪贴板里的图件贴到编辑区里shift+del将选取图件剪切放入剪贴板里shift+s实现单层显示alt+tab在打开的各个应用程序之间切换alt+backspace恢复前一次的操作alt+f4关闭prote

11、l按alt后移动或拖动移动对象时，保持垂直方向spacebar绘制导线，直线或总线时，改变走线模式home以光标位置为中心，刷新屏幕esc终止当前正在进行的操作，返回待命状态backspace放置导线或多边形时，删除最末一个顶点delete放置导线或多边形时，删除最末一个顶点a弹出editalign子菜单b弹出viewtoolbars子菜单e弹出edit菜单f弹出file菜单g网格大小设置h弹出help菜单i弹出元件布局菜单j弹出editjump菜单(可调到元件、网络等等）l弹出Document option对话框m弹出editmove子菜单n显示、隐藏预拉线o弹出options、prefer

12、ences、layer等相关窗口p弹出place菜单q英制与公制切换r弹出reports菜单s弹出editselect子菜单t弹出tools菜单u删除自动布线菜单v弹出view菜单w弹出window菜单x弹出editdeselect菜单z弹出zoom菜单左箭头光标左移1个电气栅格shift+左箭头光标左移10个电气栅格右箭头光标右移1个电气栅格shift+右箭头光标右移10个电气栅格上箭头光标上移1个电气栅格shift+上箭头光标上移10个电气栅格下箭头光标下移1个电气栅格shift+下箭头光标下移10个电气栅格ctrl+t将选定对象以上边缘为基准，顶部对齐ctrl+l将选定对象以左边缘为基准

13、，靠左对齐leftctrl+r将选定对象以右边缘为基准，靠右对齐rightctrl+h将选定对象以左右边缘的中心线为基准，水平居中排列horizontalctrl+v将选定对象以上下边缘的中心线为基准，垂直居中排列verticalctrl+shift+h将选定对象在左右边缘之间，水平均布horizontalctrl+shift+v将选定对象在上下边缘之间，垂直均布verticalctrl+backspace取消前一次的恢复crtl+g跳转到指定的位置crtl+ins将选取图件复制到编辑区里ctrl+backspace取消前一次的恢复crtl+f寻找指定的文字ctrl+del删除选取的元件（2个

14、或2个以上）ctrl+tab在打开的各个设计文件文档之间切换crtl+单左鼠，再释放crtl拖动单个对象CTRLF：查找元件crtl+单左鼠，再释放crtl拖动单个对象按ctrl后移动或拖动移动对象时，不受电器格点限制crtl+m调用测量工具进行X，Y和距离测量CTRL+左键：在移动元件时，可使与之相连的导线随其一起移动SHIFT+空格：可使走线在45，90，圆弧之间切换f3查找下一个匹配字符sP+W-放置导线(原理图)P+T-放置网络导线(PCB)S+A选择全部S+F选择走线F+a文件另存为J+C查找元件（PCB）t+u+a清除所有层的铜箔画线t+p弹出菜单后在Display选项栏-选中Tr

15、ansparet Layer，可以实现类似透明状态显示所有层f+L保存当前打开的所有文件和文档(L不分大小写)e+a实现高级复制功能选项(可以实现拼版复制，相同网络表复制，标号相同复制等通过不同的打勾可以实现各种复制)g在画线时很有用，切换鼠标网格大小，也就是鼠标扑捉网格的精度比如选1mil后很容易画精确位置的线x+a取消所有被选取图件的选取状态v+d缩放视图，以显示整张电路图View/Design managerv+f缩放视图，以显示所有电路部件View/Fit All ObjectsXAEEA：消释DB：浏览元件库SHIFTS：看单面板EH：鼠标进入选中状态ED=CTRL+X：鼠标进入删除

16、状态Q：公英制转换RM：测量EN：单个选中EOS：设置新原点EJN：寻找网络LDO：可设置层、电气报错等ODTPOP：可设置字符、覆铜等2、编辑元件时：双击引脚，在DOT后打钩，则显示为低电平有效模样3、修改元件的引脚长短：进入编辑界面，双击其引脚，弹出对话框，PIN的默认值改为10。为最短4、在COPY别人的SCH时，先T-P打开对话框，在AUTO-JUNCTOIN前打钩。可保证不会有多余的结点将本来交*而又没联的地方不连在一起5、元件属性对话框中的SHEET选项，默认为*。不要改动。否则会在加载到PCB时出错6、SCH中，区分导线和直线的方法：导线（wire），默认色彩为223；直线（po

17、lyline）,默认色彩为2297、过孔焊盘与孔径关系：40mil24mil,35mil20mil,28mil16mil,25mil12mil,20mil8mil板厚和最小孔径关系：3.0mm/24mil,2.5mm20mil,2.5mm20mil,1.6mm12mil,1.0mm8mil8、双击SCH的边框，弹出的对话框可直接修改纸型和纸的方向9、一般情况下，电气检查ERC是没有必要的。但如果你画的电路图是多路并行重复的，那么我建议你T-E一下，因为那样比你自己一个一个的检查要来得快而可*pp画元器件引角pA画弧线PR画矩形input输入型,作为输入引脚io双向型,即可作为输入引脚,又可作为

18、输出引脚output输出型,作为输出引脚openCollector集电极开路引脚passive无源型,该引脚为无电源引脚HiZ高阻型,为高阻状态openEmitter发射极开路的引脚power电源型,该引脚接电源或地原理图快捷键pp放置元器件pb画总pu画总线分支线po放置电源或地pn放置网络符号DRC对照在PROTEL DXP2019中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,特和同事对其进行整理一下,# c& d$ 2 L# ) o2 I, t% . R! ?PROTEL DXP2019 DRC 规则英文对照一、Error Reporting 错误报告1 * K5 j

19、 4 wA：Violations Associated with Buses 有关总线电气错误的各类型（共12项） R( z, u# I3 y) y! n1 h$ Z/ Z; bus indices out of range 总线分支索引超出范围. a Y. w4 E2 P( c, 5 & OBus range syntax errors 总线范围的语法错误 7 x. q5 q) c1 m, W* A+ ZIllegal bus range values 非法的总线范围值Illegal bus definitions 定义的总线非法 j: V0 Y! ; P* w2 c7 uMismatche

20、d bus label ordering 总线分支网络标号错误排序Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线1 z6 K/ z* s* e) o1 ?9 _8 VMismatched bus widths 总线宽度错误Mismatched bus section index ordering 总线范围值表达错误, l; e x w% w6 DMismatched electrical types on bus 总线上错误的电气类型* x: s: : Q8 oMismatched generics on bus (first in

21、dex) 总线范围值的首位错误 d2 F) m4 . T* 4 Z/ u4 AMismatched generics on bus (second index) 总线范围值末位错误% f, |! o9 4 L+ dMixed generics and numeric bus labeling 总线命名规则错误 ) J4 k* b. u# 9 B：Violations Associated Components 有关元件符号电气错误（共20项）1 H, W* M- O2 T! a6 A+ T4 K, MComponent Implementations with duplicate pins u

22、sage 元件管脚在原理图中重复被使用Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符( J0 K& f% I1 ! / Q- H& k3 W1 dComponent Implementations with missing pins in sequence 元件管脚的序号出现序号丢失Component contaning duplicate sub-parts 元件中出现了重复的子部分* i( h |& W) Z$ n# NComponent with duplicate Implementati

23、ons 元件被重复使用Component with duplicate pins 元件中有重复的管脚Duplicate component models 一个元件被定义多种重复模型) # , ! I$ G$ gDuplicate part designators 元件中出现标示号重复的部分: a, l5 y+ 2 WErrors in component model parameters 元件模型中出现错误的的参数7 b8 H: n$ B! WExtra pin found in component display mode 多余的管脚在元件上显示. I& b4 ) ! s: I n* y _

24、0 & R0 yMismatched hidden pin component 元件隐藏管脚的连接不匹配Mismatched pin visibility 管脚的可视性不匹配Missing component model parameters 元件模型参数丢失Missing component models 元件模型丢失Missing component models in model files 元件模型不能在模型文件中找到Missing pin found in component display mode 不见的管脚在元件上显示/ W- w$ h3 P7 D7 T/ kModels fo

25、und in different model locations 元件模型在未知的路径中找到- m( ?& E; |0 ) v4 a) SSheet symbol with duplicate entries 方框电路图中出现重复的端口% m, G4 Y) B# E/ c8 R% C2 o Un-designated parts requiring annotation 未标记的部分需要自动标号2 P; * m4 u0 d; ! A& Unused sub-part in component 元件中某个部分未使用 G7 P( l/ 5 V: k. p n VC：violations assoc

26、iated with document 相关的文档电气错误（共10项）9 V+ T% _& Y z8 D9 I9 w conflicting constraints 约束不一致的duplicate sheet symbol name 层次原理图中使用了重复的方框电路图duplicate sheet numbers 重复的原理图图纸序号. w/ B) d4 5 ; |. P0 W( Cmissing child sheet for sheet symbol 方框图没有对应的子电路图missing configuration target 缺少配置对象missing sub-project she

27、et for component 元件丢失子项目4 O9 J3 l) E0 K: t8 G+ 8 Imultiple configuration targets 无效的配置对象multiple top-level document 无效的顶层文件port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口/ j( q, L/ y0 O& o- G, c4 i9 a lsheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口 D：violations associated

28、 with nets 有关网络电气错误（共19项）adding hidden net to sheet 原理图中出现隐藏网络8 % t1 i. l/ t1 q* z. n3 Xadding items from hidden net to net 在隐藏网络中添加对象到已有网络中, s( ?$ S0 U# Z. |7 Eauto-assigned ports to device pins 自动分配端口到设备引脚duplicate nets 原理图中出现重名的网络floating net labels 原理图中有悬空的网络标签; d! g! o& 2 ) F6 ?global power-obj

29、ects scope changes 全局的电源符号错误4 n# n! Y J- T. u$ tnet parameters with no name 网络属性中缺少名称6 s q9 M+ L$ snet parameters with no value 网络属性中缺少赋值, y * _9 g% z9 v v% Wnets containing floating input pins 网络包括悬空的输入引脚nets with multiple names 同一个网络被附加多个网络名% H5 # 4 L- b, C4 x* X/ _nets with no driving source 网络中没

30、有驱动nets with only one pin 网络只连接一个引脚nets with possible connection problems 网络可能有连接上的错误signals with multiple drivers 重复的驱动信号9 y* p v7 G) X* o2 % U1 |sheets containing duplicate ports 原理图中包含重复的端口+ W9 g% I% c* e# ?$ m# z% k! gsignals with load 信号无负载7 Y8 Z2 o$ K7 j ?signals with drivers 信号无驱动unconnected

31、objects in net 网络中的元件出现未连接对象, c8 ; Q- I# c5 yunconnected wires 原理图中有没连接的导线 E：Violations associated with others有关原理图的各种类型的错误(3项)No Error 无错误Object not completely within sheet boundaries 原理图中的对象超出了图纸边框 e9 W/ d6 t% C6 F$ c6 K, uOff-grid object原理图中的对象不在格点位置 F：Violations associated with parameters 有关参数错误

32、的各种类型same parameter containing different types 相同的参数出现在不同的模型中same parameter containing different values 相同的参数出现了不同的取值 - J$ A9 : Q0 f* z二、Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项)Changed channel class name 通道类名称变化# N( p: 1 # i% F. _Changed component class name 元件类名称变

33、化Changed net class name 网络类名称变化, j) f+ P( ( Z- sChanged room definitions 区域定义的变化Changed Rule 设计规则的变化Channel classes with extra members 通道类出现了多余的成员5 V: d! t. a) c( & ; GComponent classes with extra members 元件类出现了多余的成员Difference component 元件出现不同的描述* d* Q% I% 6 A1 p: pDifferent designators 元件标示的改变Diffe

34、rent library references 出现不同的元件参考库Different types 出现不同的标准& g/ h. w1 U2 B( Different footprints 元件封装的改变Extra channel classes 多余的通道类 w) $ m8 Q0 - z eExtra component classes 多余的元件类! j9 z, 3 p7 s) X4 p5 t: MExtra component 多余的元件Extra room definitions 多余的区域定义 B：Differences associated with nets 原理图和PCB上有关

35、网络不同（共6项）Changed net name 网络名称出现改变Extra net classes 出现多余的网络类Extra nets 出现多余的网络Extra pins in nets 网络中出现多余的管脚& v$ i s! i$ 2 S1 VExtra rules 网络中出现多余的设计规则: u+ * K O& C, PNet class with Extra members 网络中出现多余的成员 C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）: O a% j0 W4 M, h6 l% x4 vChanged

36、 parameter types 改变参数类型Changed parameter value 改变参数的取值Object with extra parameter 对象出现多余的参数 【Violations Associated with Buses】栏总线电气错误类型（1）【Bus indices out of range】：总线分支索引超出范围。总线和总线分支线共同完成电气连接，每个总线分支线都有自己的索引，当分支线索引超出了总线的索引范围时，将违反该规则。（2）【Bus range syntax errors】：总线范围的语法错误。总线的命名通常是由系统缺省设置的，但用户也可以自己命名总

37、线，当用户的命名违反总线的命名规则时，将违反该规则。（3）【Illegal bus definition】：非法的总线定义。例如，总线与导线相连时，将违反该规则。（4）【Illegal bus range values】：非法的总线范围值。总线的范围及总线分支线的数目，当两者不相等时，将违反该规则。（5）【Mismatched bus label ordering】：总线分支线的网络标号的错误排列。通常总线分支线是按升序或降序排列，不符合此条件时将违反该规则。% k7 Q+ O+ b A& R( X: k( J（6）【Mismatched bus widths】：总线宽度的不匹配。; K) D

38、0 t( a d) I（7）【Mismatched Bus-Section index ordering】：总线索引的错误排序。( d% % f5 Z( b 8 T（8）【Mismatched Bus/Wire object in Wire/Bus】：导线与总线间的不匹配。（9）【Mismatched electrical types on bus】：总线上电气类型的错误。（10）【Mismatched Generics on bus(First Index)】：总线范围值的首位错误。总线首位英语总线分支线的首位对应，如果不满足，将违反该规则。3 K J% t+ Q% N, W7 V/ y（1

39、1）【Mismatched Generics on bus(Second Index)】：总线范围值的末位错误。（12）【Mixed generic and numeric bus labeling】：总线网络标号的错误。采用了数字和符号的混合编号。 2 P# J0 % c5 f5 |5 q( N? 【Violations Associated with Components】栏元件电气错误类型（1）【Component Implementation with duplicate pins usage】：原理图中元件的管脚被重复使用了。6 N G + L8 _: / H; c4 （2）【Com

40、ponent Implementation with invalid pin mappings】：出现了非法的元件管脚封装。元件的管脚应与管脚的封装一一对应，不匹配时将违反该规则。+ : A$ b7 m2 n v# n! e; H7 |7 P（3）【Component Implementation with missing pins in sequence】：元件管脚序号丢失。元件管脚的命名出现不连贯的序号，将违反该规则。（4）【Component containing duplicate sub-parts】：元件中包含了重复的子元件。（5）【Component with duplicate

41、 Implementations】：在一个原理图中元件被重复使用了，该错误通常出现在层次原理图的设计中。$ R F% Q3 h9 f9 B* x（6）【Component with duplicate pins】：元件中出现了重复的管脚, D G& K1 L$ 6 C（7）【Duplicate Component Models】：一个元件被定义多种重复模型。; G7 1 w/ a; d. K8 C9 S8 （8）【Duplicate Part Designator】：存在重复的元件标号。# ?4 U$ Y$ a8 H& Q（9）【Errors in Component Model Parame

42、ters】:元件模型中出现参数错误。$ z- e8 I- O1 L: 9 G$ n（10）【Extra pin found in component display mode】：元件显示模型中出现多余的管脚。（11）【Mismatched hidden pin connections】：隐藏管脚的电气连接错误。（12）【Mismatched pin visibility】：管脚的显示与用户的设置不匹配。（13）【Missing Component Model Parameters】：元件模型参数丢失。3 b m& % + T7 W! + C（14）【Missing Component Mode

43、ls】：元件模型丢失。（15）【Missing Component Models in Model Files】：元件模型在模型文件中找不到。/ 2 u4 e1 Y g) W（16）【Missing pin found in component display mode】：元件的显示中缺少某一管脚。（17）【Models Found in Different Model Locations】：元件模型在另一路径而不是在指定路径中找到。 V+ t; r w+ s& m8 T（18）【Sheet Symbol with duplicate entries】：方块电路图中出现了重复的端口。为防止该规

44、则被违反，建议用户在进行层次原理图的设计时，在单张原理图上采用网络标号的形式建立电气连接，而不同的原理图间采用端口建立电气连接。（19）【Un-Designated parts requiring annotation】：未被标号的元件需要自动标号。, n( I2 8 |, A% F/ （20）【Unused sub-part in component】：集成元件的某一部分在原理图中未被使用。通常对未被使用的部分采用管脚悬空的方法，即不进行任何的电气连接。? 【Violations Associated with documents】栏文档电气连接错误类型（1）【Conflicting Con

45、straints】：互相矛盾的制约属性。（2）【Duplicate sheet numbers】：重复的图纸编号。+ d* 2 / I# U（3）【Duplicate sheet Symbol names】：层次原理图中出现了重复的方块电路图。: E6 a1 h; Q2 p r& D（4）【Missing child sheet for sheet symbol】：方块电路图中缺少对应的子原理图。9 j8 s6 R) , p1 （5）【Missing Configuration Target】：缺少任务配置。 q5 G) W0 v5 G1 r! F（6）【Missing sub-Project

46、 sheet for component】：元件丢失子项目。有些元件可以定义子项目，当定义的子项目在固定的路径中找不到时将违反该规则。（7）【Multiple Configuration Targets】：出现多重任务配置。1 K9 J$ h d7 S- r( V+ z（8）【Multiple Top-Level Documents】：多重一级文档。; L! 8 ( w5 M( Q+ 5 M) Q! , / w（9）【Port not linked to parent sheet symbol】：子原理图中电路端口与主方块电路中端口间的电气连接错误。4 ! ! L9 m3 b P9 E（10）

47、【Sheet Entry not linked child sheet】电路端口与子原理图间存在电气连接错误。/ a V/ R# G6 M? 【Violations Associated with Nets】栏网络电气连接错误类型) U$ _0 t9 : O6 ) T! ( y) b（1）【Adding hidden net to sheet】：原理图中出现隐藏的网络。（2）【Adding Items from hidden net to net 】：从隐藏网络中添加对象到已有网络中。0 n( u0 W4 8 f+ i) T（3）【Auto-Assigned Ports To Device Pins】：