2022年ADC采样控制电路设计.docx

《2022年ADC采样控制电路设计.docx》由会员分享，可在线阅读，更多相关《2022年ADC采样控制电路设计.docx（7页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -同学试验报告系别电子信息学院课程名称EDA综合试验班级14 无线技术试验名称ADC采样掌握电路设计姓名试验时间2022 年 11 月 14 日学号指导老师王红航成果批改时间2022 年月日报 告 内 容一、试验目的和任务1.学习用状态机对 A/D 转换器 ADC0809 的采样掌握电路的实现；二、试验原理介绍ADC0809 是 CMOS 的 8 位 A/D 转换器,片内有 8 路模拟开关,可掌握 8 个模拟量中的一个进入转换器中； ADC0809 的辨论率为 8 位,转换时间约 100us,含锁存掌握的 8

2、路多 路 开 关,输 出 有 三 态 缓 冲 器 控 制,单 5V 电 源 供 电细心整理归纳 精选学习资料 第 1 页,共 4 页 - - - - - - - - - - - - - - - - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -主要掌握信号说明：如图8-5 所示, START 是转换启动信号,高电平有效；ALE是 3 位通道挑选地址（ ADDC 、ADDB 、ADDA ）信号的锁存信号；当模拟量送至某一输 入端（如 IN1 或 IN2 等）,由 3 位地址信号挑选,而地址信号由 ALE 锁存；EOC 是转换

3、情 况状态信号（类似于 AD574 的 STATUS）,当启动转换约 100us 后,EOC 产生一个负脉冲,以示转换终止； 在 EOC 的上升沿后, 如使输出访能信号 OE 为高电平, 就掌握打开三态缓 冲器,把转换好的 8 位数据结果输至数据总线；至此 ADC0809 的一次转换终止了；三、设计代码（或原理图） 、仿真波形及分析module ADC0809D,CLK,EOC,RST,ALE,START,OE,ADDA,Q,LOCK_T; input7:0 D; /来自 0809 转换好的 8 位数据 input CLK,RST; /时钟和复位信号 input EOC; output ALE

4、; output START,OE; output ADDA,LOCK_T; output 7:0 Q; reg ALE,START,OE; reg7:0REGL; /数据锁存输出 parameter s0=0,s1=1,s2=2,s3=3,s4=4; /定义各状态子类型 reg4:0 cs,next_state; reg LOCK; always posedge CLK or posedge RST /时序过程 begin ifRST cs=s0; else cs=next_state; end 细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 2

5、页,共 4 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -always posedge LOCK /寄存器过程ifLOCK REGL=D; assign ADDA=0; assign ADDB=0; assign Q=REGL; assign LOCK_T=LOCK; always cs or EOC begin /组合过程 casecs s0:next_state=s1; s1:next_state=s2; s2:ifEOC=1b1 next_state=s3; else next_state=s2; s3:ne

6、xt_state=s4; s4:next_state=s0; default : next_state=s0; endcase end alwayscs begin casecs s0:begin ALE=0;START=0;OE=0;LOCK=0;end /初始化 s1:begin ALE=1;START=1;OE=0;LOCK=0;end s2:begin ALE=0;START=0;OE=0;LOCK=0;end s3:begin ALE=0;START=0;OE=1;LOCK=0;end s4:begin ALE=0;START=0;OE=1;LOCK=1;end default :b

7、egin ALE=0;START=0;OE=0;LOCK=0;end endcase end endmodule 细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 3 页,共 4 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -从硬件仿真中,可以得到几组数据输出数字量 模拟电压量0F 0.32 1F 0.65 2F 0.94 3F 1.20 当输出数字量不同时,它的电压量也就不同；其实就是数模转换过程；四、试验结论与心得通过本次试验,进一步把握了状态机的 verilog 设计方法和设计仿真工具的使用,学习层次化设计方法；熟识了状态机的设计思路和方法,通过对仿真波形的分析,对 ADC0809掌握 A/D 转换有了更深的懂得；试验中通过 A/D 转换将模拟信号转换为数字信号；通过引脚的锁定,我们最终能够在试验箱上看到仿真的结果；一分耕耘一分收成,只有自己动手做了才能够明白其中的意义；细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 4 页,共 4 页 - - - - - - - - -