最新微机原理与接口技术第4章微机存储器ppt课件PPT课件.ppt

《最新微机原理与接口技术第4章微机存储器ppt课件PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机原理与接口技术第4章微机存储器ppt课件PPT课件.ppt（37页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、微机原理与接口技术第4章微机存储器ppt课件第第4章章微机存储器微机存储器4.1半导体存储器半导体存储器4.2存储器与系统的连接存储器与系统的连接4.3现代存储器体系结构现代存储器体系结构习题例习题例常用存储器芯片的组成特性常用存储器芯片的组成特性芯片型号芯片型号MN地址线地址线数据线数据线控制线控制线SRAM6116（静态（静态RAM）2K8A10A0D7D0CS,OE,WEDRAM2164（动态（动态RAM）64K1A7A0(行列地址复用行列地址复用)DinDoutRAS,CAS,WEEPROM27648K8A12A0O7O0CE,OE/VPP,PGME2PROM28172K8A10A0I

2、/O7I/O0CE,OE,WE,RDY/BUSY数据线的连接：数据线的连接：存存储储器器芯芯片片的的数数据据端端Dn-1D0可可以以直直接接和和系系统统数数据据总总线线（DB）相应的数据位挂接起来。）相应的数据位挂接起来。地址线的连接：地址线的连接：存存储储器器芯芯片片的的地地址址端端Am-1A0可可以以直直接接和和系系统统地地址址总总线线（AB），从从A0开开始始的的低低位位地地址址部部分分相相应应的的地地址址线线挂挂接接起来。起来。数据线、地址线的连接数据线、地址线的连接读读/写控制线写控制线的连接的连接CPU读读/写写操操作作控控制制信信号号(M/IO，RD和和WR)进进行行逻逻辑辑组组

3、合合，产产生生存存储储器器读读MEMR和和存存储储器器写写MEMW信信号号，分分别别接接存存储器芯片的储器芯片的读允许读允许OE信号和信号和写允许写允许WE信号信号。与与与与MEMRMEMWRDM/IOWR当当单单个个存存储储器器芯芯片片的的容容量量不不能能满满足足存存储储器器容容量量要要求求时时，需需要用多个存储器芯片组合，以扩充存储器的容量。要用多个存储器芯片组合，以扩充存储器的容量。扩充存储器容量的连接方法：扩充存储器容量的连接方法：位扩充位扩充扩充存储单元（字节）的数据位数。扩充存储单元（字节）的数据位数。（芯片的单元位数为（芯片的单元位数为1位或位或4位时，需做位时，需做位扩充位扩充

4、。）。）字节扩充字节扩充扩充存储单元的字节个数。扩充存储单元的字节个数。（芯片的单元数小于存储器字节数时，需做（芯片的单元数小于存储器字节数时，需做字节扩充字节扩充。）。）存储器存储器容量的扩充容量的扩充 位扩充连接示意图位扩充连接示意图 D3D0D7D4CSWEA9A02114(1K4)D3D0CSWEA9A02114(1K4)D3D0A9A0MEMWA19A10译码器译码器字节扩充连接示意图字节扩充连接示意图 MEMWMEMRA19A188088系统系统A15A0D7D02-4译译码码器器CSOEWE6116(2)A10A0D7D0CSOEWE6116(1)A10A0D7D0CSOE275

5、12(2)A15A0D7D0CSOE27512(1)A15A0D7D016161111CPU对存储单元的寻址必须要保证其对存储单元的寻址必须要保证其寻址惟一性寻址惟一性。存储器单元寻址分两级进行：存储器单元寻址分两级进行：1.根根据据片片选选地地址址码码，通通过过存存储储器器芯芯片片外外部部译译码码电电路路，产产生生存储器存储器芯片选通信号芯片选通信号（CS）；）；2.在在片片选选信信号号有有效效的的前前提提下下，根根据据片片内内地地址址码码由由芯芯片片内内部部译译码码电电路路，产产生生片片内内寻寻址址，选选中中该该芯芯片片中中（惟惟一一的的）一一个个存储单元。存储单元。产生存储器片选信号的方

6、法：产生存储器片选信号的方法：线选译码法线选译码法局部（部分）译码法局部（部分）译码法全局（完全）译码法全局（完全）译码法片选信号的产生片选信号的产生 片选信号的片选信号的译码电路译码电路例例 M/IOA19A18A17A16A15A14A13G1G2AG2B74LS138CBACS0CS7或或或或CS0CS7的地址范围：的地址范围：10000H1FFFFH存储器设计应用例存储器设计应用例用用8K4位的位的RAM存储芯片和存储芯片和8K8位的位的ROM存储存储芯片，组成芯片，组成8KBRAM和和16KBROM的存储器。的存储器。RAM存储器地址存储器地址：0000H1FFFH;ROM存储器地址

7、存储器地址：C000HFFFFH。设计存储器与系统数据总线设计存储器与系统数据总线D7D0、地址总线、地址总线A15A0，译码电路和读，译码电路和读/写控制线的连接。写控制线的连接。存储器应用例图存储器应用例图CS2CS2CS3CS3MEMRMEMWCSCSA12A0ROM（2）D7D0CSCSA12A0ROM（1）D7D0D7D4CS CS（2）D7D0A12A0CSCSA12A0RAM（1）D3D0D3D0CS1CS1M/IOA15A14A13G1G2AG2B74LS138CBAY6CS1（0000H1FFFH）CS2（C000HDFFFH）Y7Y0CS3（E000HFFFFH）微机内存储

8、器组织微机内存储器组织系统总线系统总线ROM模块模块RAM模块模块模块模块i i模块模块j j模块模块n n模块模块1 1 微机内存空间结构微机内存空间结构由由多个模块（板）多个模块（板）构成内存储器空间。构成内存储器空间。存储器模块存储器模块/板结构板结构地址地址译码译码地址总线地址总线MEMRMEMWREADY 模块选择模块选择存储器接口存储器接口数据数据控制控制地址地址数据总线数据总线存储芯片矩阵存储芯片矩阵IBMPC微机内存空间分配微机内存空间分配40KB基本基本ROMFFFFFHF6000HC8000HC0000HA0000H40000H00000H256KBROM空间空间768KB

9、RAM空间空间640KB基本基本RAM256KBRAM（系统板）（系统板）384KBRAM（选件板）（选件板）128KB显显示缓冲区示缓冲区4KB硬盘驱动程序硬盘驱动程序微机存储器设计要点微机存储器设计要点 芯片的选择芯片的选择（类型、存储容量、存取速度）（类型、存储容量、存取速度）总线的负载总线的负载（需要时增加缓冲（需要时增加缓冲/驱动器）驱动器）速度的匹配速度的匹配（需要时设计（需要时设计“READY”电路）电路）地址的分配地址的分配（实现分级地址译码）（实现分级地址译码）必须保证对存储单元必须保证对存储单元寻址的惟一性寻址的惟一性高性能微机系统的高性能微机系统的高速度、大容量、低价格高

10、速度、大容量、低价格是评价存储是评价存储器性能和存储体系设计主要的器性能和存储体系设计主要的三大指标三大指标。提高存储器体系性能的提高存储器体系性能的三大技术三大技术：提高信息吞吐量的提高信息吞吐量的多体存储器多体存储器（并行主存）结构（并行主存）结构提高提高CPU访存速度的访存速度的高速缓冲存储器高速缓冲存储器（Cache）扩大编程逻辑空间的扩大编程逻辑空间的虚拟存储器虚拟存储器（VirtualMemory）现代存储器技术现代存储器技术微机存储器体系结构微机存储器体系结构 CPU主主存存辅辅存存CacheCache控制器控制器MMUDOS存储管理存储管理CacheCache内存辅存三级存储层

11、次结构内存辅存三级存储层次结构内存辅存三级存储层次结构内存辅存三级存储层次结构并行主存储器结构并行主存储器结构 存存储储器器的的操操作作，如如果果一一次次只只访访问问一一个个存存储储字字，其其存存取取速速度度成为限制微机系统速度提高的瓶颈问题。成为限制微机系统速度提高的瓶颈问题。多多体体存存储储器器结结构构（并并行行主主存存储储器器）结结构构，是是高高速速流流水水型型微微机典型的主存结构。机典型的主存结构。并并行行主主存存储储器器的的基基本本原原理理：采采用用字字长长w位位的的n个个容容量量相相同同的的存存储储器器，并并行行连连接接组组成成一一个个更更大大的的存存储储器器（多多体体）。多多体体

12、存存储储器器在在一一个个存存取取周周期期内内并并行行存存取取n个个字字，即即在在单单位位时时间间内内存存储储器器提提供供的的信信息息量量扩扩大大了了n倍倍，有有效效地地提提高高了了单单位位时间内信息的吞吐率。时间内信息的吞吐率。并行主存储器结构：并行主存储器结构：单体多字并行主存单体多字并行主存多体交叉存取并行主存多体交叉存取并行主存单体多字并行主存结构单体多字并行主存结构单体多字并行主存结构单体多字并行主存结构单体多字并行主存结构单体多字并行主存结构是多个并行存储器是多个并行存储器是多个并行存储器是多个并行存储器共用一套地址寄存器和地共用一套地址寄存器和地共用一套地址寄存器和地共用一套地址寄

13、存器和地址译码器址译码器址译码器址译码器，多个字使用同一个地址编码并行访问各自对应存储单元，多个字使用同一个地址编码并行访问各自对应存储单元，多个字使用同一个地址编码并行访问各自对应存储单元，多个字使用同一个地址编码并行访问各自对应存储单元，这样这样这样这样CPUCPU每访问一个地址就可以同时读每访问一个地址就可以同时读每访问一个地址就可以同时读每访问一个地址就可以同时读/写多个存储字。写多个存储字。写多个存储字。写多个存储字。单体多字并行主存结构示意图单体多字并行主存结构示意图单体多字并行主存结构示意图单体多字并行主存结构示意图M0M1Mn-1wnw位位w位位w位位地址寄存器地址寄存器地址地

14、址地址译码器地址译码器高速缓冲存储器高速缓冲存储器现现代代存存储储器器系系统统是是用用静静态态RAM组组成成一一个个小小容容量量存存储储器器，称称为为高高速速缓缓冲冲存存 储储 器器（Cache）；用用 动动 态态RAM（DRAM）组组成成大大容容量量的的主主存存储储器器，构构成成一一个个两两级级存存储储器器结结构构，既既Cache主存结构主存结构。Cache位位于于主主存存与与微微处处理理器器之之间间，其其容容量量一一般般为为（832）KB。高高档档微微处处理理器器（如如，80486，Pentium）甚甚至至在在微微处处理理器器芯芯片片内内又又集集成成了了Cache，形成了，形成了两级两级C

15、ache结构结构。CPUCacheCache控制器控制器主主存存CacheCache存储系统基本结构存储系统基本结构不不命命中中Cache主主存存储储器器地址总线地址总线多字宽多字宽CPUCacheCache替换控制替换控制Cache地址地址寄存器寄存器主存主存地址地址寄存器寄存器主存主存Cache地址地址变换变换数据总线数据总线单字宽单字宽命命中中Cache地址映像方法地址映像方法 应用某种函数把主存地址映像到应用某种函数把主存地址映像到CacheCache中定位，称作中定位，称作CacheCache地址映像地址映像。当主存信息按这种映像关系装入当主存信息按这种映像关系装入CacheCach

16、e后，访问主存的地址后，访问主存的地址应变换为相应的应变换为相应的CacheCache地址。要能实现这一点，将主存和地址。要能实现这一点，将主存和CacheCache的存储空间的存储空间划分成若干大小相同的页（或称块）划分成若干大小相同的页（或称块）。由于主存空间大，由于主存空间大，CacheCache空间小，因此，必须让空间小，因此，必须让CacheCache的一的一个页与主存的若干个页相对应，即若干主存地址将映射成个页与主存的若干个页相对应，即若干主存地址将映射成同一个同一个CacheCache地址。地址。CacheCache地址映像方式：地址映像方式：直接映像、全相联映像、组相联映像直接

17、映像、全相联映像、组相联映像Cache替换策略替换策略 先进先出（先进先出（FIFO）策略）策略FIFO按按调调入入Cache的的先先后后决决定定淘淘汰汰的的顺顺序序，即即在在需需要要更更新新时时，总总是是淘淘汰汰最最先先调调入入Cache的的页页。这这种种方方法法容容易易实实现现，系系统统开开销销（为为实实现现替替换换算算法法而而系系统统花花费费的的时时间间）少少，但但不不一一定定合合理理。因因为为有有些些页页虽虽然然调调入入较较早早，但但仍仍可可能能在在使用。使用。近期最少使用（近期最少使用（LRU）策略）策略为为Cache的的各各页页建建立立一一个个LRU（LeastRecentlyUs

18、ed）表表，随随时时记记录录它它们们的的调调用用情情况况。当当需需要要替替换换时时，将将在在最最近近一一段段时时间间内内使使用用最最少少的的页页予予以以替替换换。显显然然，这这是是按按调调用用频频繁繁程程度度决决定定淘淘汰汰的的顺顺序序，比比较较合合理理，Cache的的访访问问命命中中率较高。但是比率较高。但是比FIFO策略复杂，系统开销稍大。策略复杂，系统开销稍大。虚拟存储器虚拟存储器虚虚拟拟存存储储器器（VirtualMemory）是是建建立立在在主主存存辅辅存存物物理理结结构构基基础础之之上上，由由负负责责主主存存辅辅存存之之间间信信息息调调度度的的硬硬件件装装置置存存储储管管理理部部件

19、件（MMU）和和操操作作系系统统的的存存储储管管理理软软件件所所组组成成的的一一种种存储体系层次。存储体系层次。主主存存辅辅存存存存储储系系统统对对于于应应用用者者来来说说，好好像像有有一一个个比比实实际际主主存存大大得得多多的的，可可使使编编程程空空间间不不受受限限制制的的虚虚（主主）存存空空间间存存在在，并并可可用用接接近近主主存存的的速速度度在在这这个虚拟存储器上运行。个虚拟存储器上运行。主主存存辅辅存存MMUDOS存储管理存储管理虚拟存储器地址的转换虚拟存储器地址的转换 虚虚拟拟存存储储器器采采用用软软件件和和硬硬件件的的综综合合技技术术，将将主主存存和和辅辅存存的的地地址址空空间间统

20、统一一编编址址，用用户户采采用用虚虚地地址址（逻逻辑辑地地址址）分分模模块块进行编程。进行编程。虚虚地地址址对对应应的的存存储储空空间间称称为为虚虚存存空空间间（如如，Pentium微微机机的虚存空间为的虚存空间为64TB，主存空间为，主存空间为64GB）。）。实际的主存（物理）地址称为实际的主存（物理）地址称为实地址实地址。虚地址转换为对应的实地址是虚地址转换为对应的实地址是MMU的核心管理内容。的核心管理内容。虚拟存储器一般有虚拟存储器一般有页式、段式、段页式页式、段式、段页式三种管理方式。三种管理方式。习题习题4.2，习题，习题4.34.28086/8088系系统统为为最最小小模模式式，

21、当当从从存存储储器器20000H地地址址单单元元读读取取一一个个字字节节数据时，给出对存储器的控制信号和它们的有效逻辑电平。数据时，给出对存储器的控制信号和它们的有效逻辑电平。8086/8088系系统统为为读读总总线线周周期期，M/IO，RD，WR，DEN，DT/R的的逻逻辑辑电电平平分别为分别为高，低，高，低，低高，低，高，低，低，即逻辑，即逻辑1，0，1，0，0。4.3若若用用1K1位位RAM芯芯片片组组成成16KB的的存存储储器器，需需要要多多少少芯芯片片？在在地地址址线线中中有有多多少少位位参参与与芯芯片片内内单单元元寻寻址址？用用多多少少位位做做芯芯片片组组选选择择信信号号？（设设地

22、地址总线为址总线为16位）位）用用1K1位位RAM芯芯片片组组成成16KB的的存存储储器器，一一共共需需要要128片片（8片片一一组组，16组组），需需要要16个个芯芯片片组组选选择择信信号号。在在A15A0（16位位）地地址址线线中中，用用A9A0（10位位）做做芯芯片片1K（210）单单元元的的寻寻址址，用用A13A10（4位位）做做16（24）个个芯片组的选择信号。芯片组的选择信号。习题习题4.44.4某某存存储储器器子子系系统统是是由由2片片8K8位位的的6264静静态态RAM芯芯片片和和2片片4K8位位的的2732EPROM芯芯片片组组成成，采采用用完完全全译译码码方方式式，地地址址

23、16位位，译译码码电电路路如如图图4.18所所示示。请请确确定定每每一一块块芯片的地址范围。芯片的地址范围。6264（1）芯片的地址范围：）芯片的地址范围：0000H1FFFH。6264（2）芯片的地址范围：）芯片的地址范围：4000H5FFFH。2732（2）芯片的地址范围：）芯片的地址范围：C000HCFFFH。2732（1）芯片的地址范围：）芯片的地址范围：D000HDFFFH。习题习题4.54.5试试用用静静态态RAM芯芯片片62256（32K8位位）和和EPROM芯芯片片27512（64K8位位）组组成成一一个个8088最最小小模模式式存存储储器器子子系系统统。要要求求RAM的的容容

24、量量为为64KB，起起始始地地址址为为60000H；EPROM的的容容量量为为128KB，起起始始地地址址为为C0000H。请请设设计计译译码码电电路路，并并画画出出存存储储器器子子系系统统与与地地址址总总线线、数数据据总总线线和和译译码码电电路路的的连连线图。线图。用用32K8位的位的62256RAM存储芯片，组成存储芯片，组成64KB存储器，需要存储器，需要2片。片。RAM存储器地址：存储器地址：60000H6FFFFH。用用64K8位的位的27512EPROM存储芯片，组成存储芯片，组成128KB存储器，需要存储器，需要2片。片。ROM存储器地址：存储器地址：C0000HDFFFFH。G1G2AG2B74LS138CBAM/IOA19A18A17A16A16CS3（C0000HCFFFFH）&Y6CS4（D0000HDFFFFH）Y3A16A15A16A15&CS2（68000H6FFFFH）CS1（60000H67FFFH）D7D0MEMRMEMWCSA14A0RAM(1)D7D0A14A0CSA14A0RAM(2)D7D0CSA15A0ROM(1)D7D0A15A0CS3CSA15A0ROM(2)D7D0CS1CS2CS4结束语结束语谢谢大家聆听！谢谢大家聆听！37