微机原理与接口技术 第2章.ppt

《微机原理与接口技术 第2章.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口技术 第2章.ppt（63页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、微机原理与接口技术微机原理与接口技术 第第2章章主要内容：主要内容：n n微处理器的一般构成及工作原理；n n8088微处理器的特点、引线及结构；n n总线的一般概念；22.1 微处理器概述微处理器概述n n微处理器的功能；n n微处理器的基本组成。3微处理器的功能微处理器的功能微处理器是微型计算机的中央处理部件计算机系统的核心部件n n根据指令实现各种相应的运算n n实现数据的暂存n n实现与存储器和I/O接口的信息通信n n .4 CPU内部操作中的数据位数为其总体性能的一个表征5微处理器的一般构成微处理器的一般构成n n运算器n n控制器n n内部寄存器组6运算器运算器核心功能：实现数据

2、的算术运算和逻辑运算核心功能：实现数据的算术运算和逻辑运算 算术逻辑单元算术逻辑单元 ALU 通用和专用寄存器组通用和专用寄存器组 内部总线内部总线7控制器控制器控制程序的执行，整个系统的指挥中心控制程序的执行，整个系统的指挥中心控制程序的执行，整个系统的指挥中心控制程序的执行，整个系统的指挥中心主要功能：主要功能：主要功能：主要功能：指令控制指令控制指令控制指令控制 时序控制时序控制时序控制时序控制 操作控制操作控制操作控制操作控制组成：程序计数器组成：程序计数器组成：程序计数器组成：程序计数器 指令寄存器指令寄存器指令寄存器指令寄存器 指令译码器指令译码器指令译码器指令译码器 时序控制部件

3、时序控制部件时序控制部件时序控制部件 微操作控制部件微操作控制部件微操作控制部件微操作控制部件控制器主体控制器主体控制器主体控制器主体 82.2 2.2 8088/80868088/8086 微处理器微处理器9主要内容：主要内容：n n8088/8086CPU的特点的特点n n8088CPU外部引线及功能；外部引线及功能；n n8088CPU的内部结构和功能；的内部结构和功能；n n8088CPU存储器组织；存储器组织；n n8088的工作时序。的工作时序。102.2.1 8088/8086CPU的特点的特点1、8088/8086的指令流水线的指令流水线 并行工作方式：并行工作方式：运算器和控

4、制器可同时工作。运算器和控制器可同时工作。11串行工作方式串行工作方式n n8088以前的CPU采用串行工作方式：取指令取指令1执行执行指令指令1分析分析指令指令1CPUBUS忙碌忙碌忙碌忙碌取指令取指令2执行执行指令指令2分析分析指令指令2空闲空闲空闲空闲12并行工作方式并行工作方式8088CPU采用并行工作方式BUS 取指令取指令1执行执行指令指令1分析分析指令指令1CPU取指令取指令2执行执行指令指令2分析分析指令指令2取指令取指令2执行执行指令指令2分析分析指令指令2忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌13EUBIU指令队列指令队列148088/8086 CPU的特点的特点1、采用

5、并行指令流水线工作方式 通过设置指令预取队列实现通过设置指令预取队列实现2、对内存空间实行分段管理 实现对实现对1 1MBMB空间的寻址空间的寻址3、支持多处理器系统CPU内内部结构部结构存储器存储器寻址部寻址部分分工作模工作模式式152.2.2 80888088CPUCPU的引线及功能的引线及功能 8088 8088 8088 8088两种工作模式两种工作模式两种工作模式两种工作模式 MN/MX=0 MN/MX=0 MN/MX=0 MN/MX=0 最大模式最大模式最大模式最大模式 此时系统中为多个处理器，由总线控制器此时系统中为多个处理器，由总线控制器此时系统中为多个处理器，由总线控制器此时

6、系统中为多个处理器，由总线控制器 产生总线控制信号产生总线控制信号产生总线控制信号产生总线控制信号 MN/MX=1 MN/MX=1 MN/MX=1 MN/MX=1 最小模式最小模式最小模式最小模式 系统中只有系统中只有系统中只有系统中只有80888088一个处理器，所有的控制一个处理器，所有的控制一个处理器，所有的控制一个处理器，所有的控制 信号都是由信号都是由信号都是由信号都是由8088CPU8088CPU产生。产生。产生。产生。1617n n引脚定义的方法可大致分为：引脚定义的方法可大致分为：n n每个引脚只传送一种信息（每个引脚只传送一种信息（每个引脚只传送一种信息（每个引脚只传送一种信

7、息（RDRDRDRD等）；等）；等）；等）；n n引脚电平的高低不同的信号（引脚电平的高低不同的信号（引脚电平的高低不同的信号（引脚电平的高低不同的信号（IO/MIO/MIO/MIO/M等）；等）；等）；等）；n nCPUCPUCPUCPU工作于不同方式有不同的名称和定义工作于不同方式有不同的名称和定义工作于不同方式有不同的名称和定义工作于不同方式有不同的名称和定义（WR/LOCK WR/LOCK WR/LOCK WR/LOCK 等）；等）；等）；等）；n n分时复用引脚（分时复用引脚（分时复用引脚（分时复用引脚（ADADADAD7 7 7 7ADADADAD0 0 0 0 等）等）等）等）；

8、n n引脚的输入和输出分别传送不同的信息引脚的输入和输出分别传送不同的信息引脚的输入和输出分别传送不同的信息引脚的输入和输出分别传送不同的信息（RQ/GTRQ/GTRQ/GTRQ/GT）18主要引线（最小模式）主要引线（最小模式）n nADADADAD7 7 7 7-AD-AD-AD-AD0 0 0 0：低低低低8 8 8 8位地址和数据信号分时复用。位地址和数据信号分时复用。位地址和数据信号分时复用。位地址和数据信号分时复用。在传送地址信号时为单向，传送数据信号在传送地址信号时为单向，传送数据信号在传送地址信号时为单向，传送数据信号在传送地址信号时为单向，传送数据信号时为双向。当时为双向。当

9、时为双向。当时为双向。当ALE=1ALE=1ALE=1ALE=1时引脚传输的是地址信时引脚传输的是地址信时引脚传输的是地址信时引脚传输的是地址信号，当号，当号，当号，当DEN=0DEN=0DEN=0DEN=0时，传输的数据信号。时，传输的数据信号。时，传输的数据信号。时，传输的数据信号。n nALEALEALEALE：地址锁存信号，高电平有效。：地址锁存信号，高电平有效。：地址锁存信号，高电平有效。：地址锁存信号，高电平有效。n nDENDENDENDEN：数据允许信号，：数据允许信号，：数据允许信号，：数据允许信号，低电平有效。用于数低电平有效。用于数低电平有效。用于数低电平有效。用于数据总

10、线驱动器的控制信号。据总线驱动器的控制信号。据总线驱动器的控制信号。据总线驱动器的控制信号。n nA A A A15151515-A-A-A-A8 8 8 8：输出中输出中输出中输出中8 8 8 8位地址信号。位地址信号。位地址信号。位地址信号。19主要引线（最小模式）主要引线（最小模式）n nA19/S6A16/S3：地址：地址/状态复用信号状态复用信号n n某一时刻，引脚送出地址的高某一时刻，引脚送出地址的高4 4位地址位地址A A19 19 A A1616n n另外时刻送出另外时刻送出80888088的状态信息：的状态信息：S4S4、S3S3的组合指示当前使用的段寄存器：的组合指示当前使

11、用的段寄存器：00-ES00-ES、01-SS01-SS、10-CS10-CS、11-DS11-DS S5 S5指示中断允许标志位指示中断允许标志位IFIF S6=0S6=0表示表示80888088在使用总线在使用总线20主要引线（最小模式）主要引线（最小模式）n nWRWRWRWR：写信号；写信号；写信号；写信号；n nRDRDRDRD：读信号；读信号；读信号；读信号；n nIO/MIO/MIO/MIO/M：输入输出输入输出输入输出输入输出/存储器控制信号存储器控制信号存储器控制信号存储器控制信号 低电平表示访问内存，低电平表示访问内存，低电平表示访问内存，低电平表示访问内存，高电平表示访问

12、高电平表示访问高电平表示访问高电平表示访问I/OI/OI/OI/O接口；接口；接口；接口；例：当例：当例：当例：当WR=1WR=1WR=1WR=1，RD=0RD=0RD=0RD=0，IO/M=0IO/M=0IO/M=0IO/M=0时，时，时，时，表示表示表示表示CPUCPUCPUCPU当前正在进行当前正在进行当前正在进行当前正在进行读存储器读存储器读存储器读存储器操作操作操作操作21主要引线（最小模式）主要引线（最小模式）n nDT/RDT/R：数据传送方向控制信号：数据传送方向控制信号 用于确定数据传送的方向用于确定数据传送的方向n nRESETRESET：复位信号，高电平有效复位信号，高电

13、平有效n n8088808880888088要求该信号至少维持要求该信号至少维持要求该信号至少维持要求该信号至少维持4 4 4 4个时钟周期个时钟周期个时钟周期个时钟周期n n复位结果：复位结果：复位结果：复位结果：FLAGSFLAGSFLAGSFLAGS、IPIPIPIP、DSDSDSDS、ESESESES、SSSSSSSS及指令队列及指令队列及指令队列及指令队列清零，清零，清零，清零，CS=FFFFHCS=FFFFHCS=FFFFHCS=FFFFHn n复位信号结束后，复位信号结束后，复位信号结束后，复位信号结束后，CPUCPUCPUCPU从内存从内存从内存从内存FFFF0HFFFF0HF

14、FFF0HFFFF0H处开始执行处开始执行处开始执行处开始执行程序程序程序程序22主要引线（最小模式）主要引线（最小模式）n nTEST：测试输入信号测试输入信号n nREADY：准备就绪信号。由外部输入，高准备就绪信号。由外部输入，高 电平有效，表示电平有效，表示CPU访问的存储访问的存储 器或器或IO端口己准备好传送数据。端口己准备好传送数据。当当READY无效时，要求无效时，要求CPU插插 入一个或多个等待周期入一个或多个等待周期Tw，直到，直到 READY信号有效为止。信号有效为止。23READY信号信号24主要引线（最小模式）主要引线（最小模式）中断请求和响应信号中断请求和响应信号n

15、 nINTR：可屏蔽中断请求输入端可屏蔽中断请求输入端n nNMI：非屏蔽中断请求输入端非屏蔽中断请求输入端n nINTA：中断响应输出端中断响应输出端25主要引线（最小模式）主要引线（最小模式）总线保持信号总线保持信号n nHOLD：总线保持请求信号输入端。总线保持请求信号输入端。当当CPU以外的其他设备要求占用以外的其他设备要求占用 总线时，通过该引脚向总线时，通过该引脚向CPU发出发出 请求。请求。n nHLDA：总线保持响应信号输出端。总线保持响应信号输出端。CPU对对HOLD信号的响应信号。信号的响应信号。26主要引线（最小模式）主要引线（最小模式）n nCLK：时钟信号的输入引脚：

16、时钟信号的输入引脚 为微处理器提供基本的定时脉冲为微处理器提供基本的定时脉冲 一般采用时钟发生器产生时钟信号，一般采用时钟发生器产生时钟信号，经过经过CLK引脚做定时脉冲信号。引脚做定时脉冲信号。n nSS0：系统状态信号输出系统状态信号输出 IO/M=0 DT/R=0 SS0=1 表示处理器是读内存的操作表示处理器是读内存的操作27主要引线（最大模式）主要引线（最大模式）24到到34引脚不同引脚不同n nIO/M DT/R DEN（小）（小）S2 S1 S0 总线周期状态信号输出总线周期状态信号输出 001为读为读I/O端口，端口，010写写I/O端口端口n n HLDA HOLD （小）（

17、小）RQ/GT1 RQ/GT0 总线请求总线请求/总线响应总线响应 信号引脚信号引脚。28主要引线（最大模式）主要引线（最大模式）n nWR WR（小）（小）（小）（小）LOCK LOCK：总线封锁信号总线封锁信号总线封锁信号总线封锁信号n nINTA ALEINTA ALE（小）（小）（小）（小）QS QS1 1 QS QS0 0 ：指令队列状态信号输出指令队列状态信号输出指令队列状态信号输出指令队列状态信号输出 1111表示从队列中取出指令的后续字节表示从队列中取出指令的后续字节表示从队列中取出指令的后续字节表示从队列中取出指令的后续字节n nSSSS0 0（小）（小）（小）（小）HIGH

18、HIGH：最大模式下始终为高电平输出最大模式下始终为高电平输出最大模式下始终为高电平输出最大模式下始终为高电平输出n n最大模式下最大模式下最大模式下最大模式下RDRD不再使用，没有功能不再使用，没有功能不再使用，没有功能不再使用，没有功能 292.2.3 8088/8086CPU的功能结构的功能结构一、一、8088/8086CPU的内部结构的内部结构：执行单元（执行单元（EU）总线接口单元（总线接口单元（BIU）3080888088的内部结构的内部结构的内部结构的内部结构1 2 3 4 内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外外部部总总线线执行部

19、分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器地址地址加法加法器器指令队列指令队列执行部件执行部件（EU)总线接口部件总线接口部件（BIU)16位位20位位8位位8位位31执行单元执行单元EUn n功能功能n n指令译码指令译码指令译码指令译码n n指令执行指令执行指令执行指令执行n n暂存中间运算结果暂存中间运算结果暂存中间运算结果暂存中间运算结果n n保存运算结果特征保存运算结果特征保存运算结果特征保存运算结果特征指令的执行指令的执行在标志寄存器在标志寄存器FLAGS中中在在ALU中完成中完成在

20、通用寄存器中在通用寄存器中32总线接口单元总线接口单元BIU功能：功能：n n从内存中取指令到指令预取队列从内存中取指令到指令预取队列从内存中取指令到指令预取队列从内存中取指令到指令预取队列n n负责与内存或输入负责与内存或输入负责与内存或输入负责与内存或输入/输出接口之间的数据输出接口之间的数据输出接口之间的数据输出接口之间的数据传送传送传送传送n n在执行转移程序时，在执行转移程序时，在执行转移程序时，在执行转移程序时，BIUBIU使指令预取队列使指令预取队列使指令预取队列使指令预取队列复位，从指定的新地址取指令，并立即传复位，从指定的新地址取指令，并立即传复位，从指定的新地址取指令，并立

21、即传复位，从指定的新地址取指令，并立即传给执行单元执行。给执行单元执行。给执行单元执行。给执行单元执行。33二、二、8088/8086的内部寄存器的内部寄存器n n含含14个个16位寄存器，按功能可分为三位寄存器，按功能可分为三类类 8个通用寄存器个通用寄存器 4个段寄存器个段寄存器 2个控制寄存器个控制寄存器深入理解：每个寄存器中数据的含义深入理解：每个寄存器中数据的含义34通用寄存器通用寄存器AXAXBXBXCXCXDXDXAHAHALALBHBHBLBLCHCHCLCLDHDHDLDL15 8 7 015 8 7 0BPBPSISIDIDISPSP15 015 0数据寄存器数据寄存器地址

22、指针寄存器地址指针寄存器变址寄存器变址寄存器累加器累加器基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器堆栈指针寄存器堆栈指针寄存器基址指针寄存器基址指针寄存器源变址寄存器源变址寄存器目的变址寄存器目的变址寄存器35数据寄存器习惯用法数据寄存器习惯用法n nAXAX：累加器。存放参加运算的操作数和结果；所有累加器。存放参加运算的操作数和结果；所有累加器。存放参加运算的操作数和结果；所有累加器。存放参加运算的操作数和结果；所有 I/O I/O指令都通过累加器与外设接口传送指令都通过累加器与外设接口传送指令都通过累加器与外设接口传送指令都通过累加器与外设接口传送 信息。信息。信息。信息

23、。n nBXBX：基址寄存器。存放访问内存时的偏移地址；基址寄存器。存放访问内存时的偏移地址；基址寄存器。存放访问内存时的偏移地址；基址寄存器。存放访问内存时的偏移地址；n nCXCX：计数寄存器。用于在循环或串操作指令中存放计计数寄存器。用于在循环或串操作指令中存放计计数寄存器。用于在循环或串操作指令中存放计计数寄存器。用于在循环或串操作指令中存放计 数值；数值；数值；数值；n nDXDX：数据寄存器。在间接寻址的数据寄存器。在间接寻址的数据寄存器。在间接寻址的数据寄存器。在间接寻址的I/OI/O指令中存放指令中存放指令中存放指令中存放I/OI/O 端口地址；在端口地址；在端口地址；在端口地

24、址；在3232位乘除法运算位乘除法运算位乘除法运算位乘除法运算 时，存放高时，存放高时，存放高时，存放高1616位数。位数。位数。位数。36地址指针寄存器地址指针寄存器n nSP：堆栈指针寄存器，其内容为栈顶：堆栈指针寄存器，其内容为栈顶 的偏移地址；的偏移地址；n nBP：基址指针寄存器，常用于在访问基址指针寄存器，常用于在访问 内存时存放内存单元的内存时存放内存单元的偏移地址。偏移地址。思考：思考：BX和和BP的区别的区别37变址寄存器变址寄存器n nSI：源变址寄存器源变址寄存器n nDI：目标变址寄存器目标变址寄存器n n变址寄存器常用于指令的间接寻址或变变址寄存器常用于指令的间接寻址

25、或变址寻址。特别是在串操作指令中，用址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用存放源操作数的偏移地址，而用DI存存放目标操作数的偏移地址。放目标操作数的偏移地址。38 段寄存器段寄存器用于存放相应逻辑段的段基地址用于存放相应逻辑段的段基地址CS：代码段寄存器DS：数据段寄存器 ES：附加段寄存器SS：堆栈段寄存器39控制寄存器控制寄存器n nIP：指令指针寄存器，其内容为下一条要执指令指针寄存器，其内容为下一条要执 行指令的偏移地址，即行指令的偏移地址，即BIU要取指令的要取指令的 地址。地址。n nFLAGS：标志寄存器，存放运算结果的特征标志寄存器，存放运算结果的特征

26、 6个状态标志位（个状态标志位（CF，SF，AF，PF，OF，ZF）3个控制标志位（个控制标志位（IF，TF，DF）40OF DF IF TF SF ZFAFPFCF1515141413131212111110109 98 87 76 65 54 43 32 21 10 0412.2.4 8088/8086存储器组织存储器组织基本概念基本概念u 地址地址u 内存分段内存分段 u 物理地址物理地址u 逻辑地址逻辑地址 42代码段代码段64K代码段寄存器代码段寄存器CS 0000150堆栈段堆栈段64K堆栈段寄存器堆栈段寄存器SS 0000150数据段数据段64K数据段寄存器数据段寄存器DS 00

27、00150附加段附加段64K附加段寄存器附加段寄存器ES 0000150逻辑地址：段基址逻辑地址：段基址:偏移量偏移量物理地址段基址物理地址段基址10H偏移量偏移量43分段的规则有二条：分段的规则有二条：（1 1）段的长度）段的长度64K64K。（2 2）段只能从物理地址低）段只能从物理地址低4 4位二进制数全位二进制数全为为0 0的单元开始。段与段之间可以完全重叠的单元开始。段与段之间可以完全重叠或部分重叠或部分重叠段首的偏移地址：段首的偏移地址：0000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 1904段首的偏移地址：段首的偏移地址：0000H44物理地址物理地址n

28、 n段基地址段基地址=6000Hn n段首地址段首地址n n偏移地址偏移地址n n物理地址物理地址数数据据段段60009H00H12H60000H0009H45物理地址的形成物理地址的形成 015段内偏移地址段内偏移地址段寄存器段寄存器19400000 段地址左移段地址左移4位位20位物理地址位物理地址1905逻辑地址：段基址逻辑地址：段基址:偏移量偏移量物理地址段基址物理地址段基址10H偏移量偏移量46例：例：n n已知已知 CS=1055H，DS=250AH ES=2EF0H SS=8FF0H 某操作数偏移地址某操作数偏移地址=0204H，n n画出各段在内存中的分布、段首地址及画出各段在

29、内存中的分布、段首地址及操作数的物理地址。操作数的物理地址。47例题解答例题解答n n设操作数在数据段，则操设操作数在数据段，则操作数的物理地址为：作数的物理地址为：n n250AH 10H+0204H=252A4H10550H250A0H2EF00H8FF00HCSDSESSS 252A4H48段寄存器的使用约定段寄存器的使用约定4980888088的指令执行过程的指令执行过程的指令执行过程的指令执行过程502.2.5 8088/8086CPU的工作时序的工作时序n n8086/80888086/8088总线的工作周期：总线的工作周期：n n时钟周期时钟周期时钟周期时钟周期:两个脉冲上升沿的

30、间隔。两个脉冲上升沿的间隔。两个脉冲上升沿的间隔。两个脉冲上升沿的间隔。n n总线周期总线周期总线周期总线周期:执行一个机器操作执行一个机器操作执行一个机器操作执行一个机器操作(如取指令、取操作数如取指令、取操作数如取指令、取操作数如取指令、取操作数)所需时间。所需时间。所需时间。所需时间。n n指令周期指令周期指令周期指令周期:取出并执行一条指令所需时间。取出并执行一条指令所需时间。取出并执行一条指令所需时间。取出并执行一条指令所需时间。T1T2T3T1T2T3T4T1T2T3T1T1M1总线周期总线周期M2M5指令周期指令周期(包括包括1-51-5个总线周期个总线周期)CLKCLK 时钟周

31、期时钟周期51写总线周期时序写总线周期时序52读总线周期时序读总线周期时序532.3 2.3 系统总线系统总线主要内容：主要内容：n n总线的基本概念和分类；总线的基本概念和分类；n n总线的功能；总线的功能；n n总线的性能指标。总线的性能指标。54一、概述一、概述n n总线：总线：是是一组信号线的集合，是计算机系统一组信号线的集合，是计算机系统各部件之间传输地址、数据和控制信息各部件之间传输地址、数据和控制信息的的通道。通道。地址总线地址总线（AB）数据总线数据总线（DB）控制总线控制总线（CB）551地址总线地址总线AB（Address Bus）地址总线专门负责传送地址信号。它上面的信号

32、流向是单向的。地址总线专门负责传送地址信号。它上面的信号流向是单向的。2数据总线数据总线DB（Data Bus）数据总线上传递的是数据信息，是数据总线上传递的是数据信息，是CPU与内存或与内存或I/O接口间接口间要交换的数据。要交换的数据。3控制控制/状态总线状态总线CB（Control Bus）控制控制/状态总线用来传输控制信息和状态信息。状态总线用来传输控制信息和状态信息。控制信息：控制信息：CPU发出的命令，以控制其它部件的动作。发出的命令，以控制其它部件的动作。状态信息：存储器或状态信息：存储器或I/O接口提供给接口提供给CPU以反映自身状态的信息。以反映自身状态的信息。56总线分类总

33、线分类CPU总线总线系统总线系统总线外部总线外部总线片内总线片内总线片外总线片外总线按相对按相对CPU的位置分的位置分按层次结构分按层次结构分57二、总线的系统结构二、总线的系统结构n n单总线结构单总线结构CPU M M I/O I/O I/O58多总线结构多总线结构面向面向CPU的双总线结构的双总线结构面向主存的双总线结构面向主存的双总线结构双总线结构双总线结构多总线结构多总线结构59面向面向CPU的双总线结构的双总线结构n n存储器与存储器与I/O接口间无直接通道接口间无直接通道CPU M I/O I/O I/O60面向存储器的双总线结构面向存储器的双总线结构n n在单总线结构基础上增加一条在单总线结构基础上增加一条CPU到存到存储器的高速总线储器的高速总线CPU M I/O I/O I/O61总线的基本功能总线的基本功能n n数据传送数据传送n n仲裁控制仲裁控制n n出错处理出错处理n n总线驱动总线驱动62总线的主要性能指标总线的主要性能指标n n总线带宽（总线带宽（B/S）：）：单位时间内总线上可传单位时间内总线上可传 送的数据量送的数据量n n总线位宽（总线位宽（bit）：）：能同时传送的数据位数能同时传送的数据位数n n总线的工作频率（总线的工作频率（MHz）63