VERILOG硬件描述语言与数字逻辑电路设计选题.ppt

《VERILOG硬件描述语言与数字逻辑电路设计选题.ppt》由会员分享，可在线阅读，更多相关《VERILOG硬件描述语言与数字逻辑电路设计选题.ppt（37页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、Verilog HDL大作业 西电电子所西电电子所(宋万杰宋万杰)一一交通控制器交通控制器二二彩灯控制器彩灯控制器三三自动售邮票机自动售邮票机四四8位二进制乘法电路位二进制乘法电路五五量程自动转换的数字式频率计量程自动转换的数字式频率计六六游戏电路模拟掷骰子游戏电路模拟掷骰子七七游戏电路模拟乒乓球比赛游戏电路模拟乒乓球比赛八八多功能数字钟多功能数字钟九九全自动电梯控制电路全自动电梯控制电路十一十一自选题目自选题目十十.基于基于FPGA的乐曲自动演奏器设计的乐曲自动演奏器设计一交通控制器 n n课题内容课题内容课题内容课题内容n n1 1设计一个十字路口交通控制系统，其东西，南北两个方设计一个十

2、字路口交通控制系统，其东西，南北两个方向除了有红、黄、绿灯指示是否允许通行外，还设有时钟，向除了有红、黄、绿灯指示是否允许通行外，还设有时钟，以倒计时方式显示每一路允许通行的时间，绿灯，黄灯，红以倒计时方式显示每一路允许通行的时间，绿灯，黄灯，红灯的持续时间分别是灯的持续时间分别是4040、5 5和和4545秒。当东西或南北两路中任一秒。当东西或南北两路中任一道上出现特殊情况，例如有消防车，警车要去执行任务，此道上出现特殊情况，例如有消防车，警车要去执行任务，此时交通控制系统应可由交警手动控制立即进入特殊运行状态，时交通控制系统应可由交警手动控制立即进入特殊运行状态，即两条道上的所有车辆皆停止

3、通行，红灯全亮，时钟停止计即两条道上的所有车辆皆停止通行，红灯全亮，时钟停止计时，且其数字在闪烁。当特殊运行状态结束后，管理系统恢时，且其数字在闪烁。当特殊运行状态结束后，管理系统恢复原来的状态，继续正常运行。复原来的状态，继续正常运行。交通控制系统的示意，流程图 RA,RBs=1?YA,RBRA,RBGA,RBT=40?yesnonos=1?T=5?RA,GBRA,RByesnonos=1?T=40?yesyesyesnonoRA,YBRA,RBs=1?T=5?yesyesyesnono绿黄红绿黄红东西南北 交通控制系统示意图设计提示：设计提示：时钟用可预置减法计数器实现时钟用可预置减法计数

4、器实现 二彩灯控制器 n n1设计要求设计要求n n设设计计能能让让一一排排灯灯（8 8只只）自自动动改改变变显显示示花花样样的的控控制制系系统统。可可将将实实验验板板上上的的一一排排发发光光二二极极管管作作为为彩彩灯灯用。控制器应有两种控制方式：用。控制器应有两种控制方式：规规则则变变化化。变变化化节节拍拍有有秒秒和和秒秒两两种种,交交替替出出现现,每每种节拍可有种节拍可有8 8种花样种花样,各执行一或二个周期后轮换。各执行一或二个周期后轮换。彩彩灯灯变变化化方方向向有有单单向向移移动动,双双向向移移动动,跳跳跃跃移移动动等。如图所示。等。如图所示。随机变化。变化花样相同，但节拍及花样的转随

5、机变化。变化花样相同，但节拍及花样的转换都随机出现。换都随机出现。n n2 设计提示设计提示 灯光移动用移位寄存器实现。各种花样，有的可以存于寄存器中，使用时并行置人移位寄存器，有的可以利用环形计数器或扭环计数器实现。节拍信号可选用实验板上的振荡器，花样控制信号可用4位计数器控制，1位控制节拍，另3位控制花样。随机信号可以用长度大于是15的伪随机序列信号发生器或用高速时钟驱动上述4位计数器得到。三自动售邮票机 n n1设计要求设计要求n n机机器器有有一一个个投投币币孔孔，每每次次只只能能投投入入一一枚枚硬硬币币。机机器器能能自自动动识识别别硬硬币币金金额额，最最大大为为 1 1元元，最最小小

6、为为1 1角角。购购票票者者可可选选择择的的邮邮票票面面值值有有1 1元元和和5 5角角两两种种，每次售出每次售出1 1 枚邮票。枚邮票。n n购购票票时时先先选选择择邮邮票票面面值值后后投投币币，当当投投入入的的硬硬币币总总额额达达到到或或超超过过邮邮票票面面值时值时,机器应发出指示并拒收继续投入的硬币。机器应发出指示并拒收继续投入的硬币。n n购购票票者者投投币币后后，按按动动确确认认键键，机机器器将将发发出出邮邮票票和和零零硬硬币币，若若所所投投金金额额不不足足则则发发出出“欠欠资资”指指示示。在在欠欠资资情情况况下下，购购票票者者可可以以继继续续投投币币购购票票，也可按取消键，则机器将

7、退出所投入的全部金额。也可按取消键，则机器将退出所投入的全部金额。n n购购票票者者投投入入硬硬币币以以后后，如如未未按按确确认认键键而而按按取取消消键键，机机器器也也将将退退出出所所投投入的全部金额。入的全部金额。n n找找零零或或退退币币时时，按按由由大大到到小小原原则则处处理理，即即总总金金额额超超过过1 1元元时时，应应找找出出1 1元元硬硬币币金金额额低低于于1 1元元但但超超过过5 5角角时时，应应找找出出5 5角角硬硬币币，不不足足5 5角角时时，方方才才找找出出1 1角的硬币。角的硬币。n n2设计提示设计提示 投投入入的的硬硬币币识识别别装装置置牵牵涉涉到到传传感感器器，在在

8、没没有有传传感感器器的的情情况况下下，要要求求用用3 3个个按按键键代代表表3 3种种硬硬币币输输入入（1 1元元，5 5角角和和1 1 角角）。每按一键，表示投入一枚硬币。每按一键，表示投入一枚硬币。邮邮票票面面值值（1 1元元，5 5角角）也也各各用用一一个个按按键键代代表表，按按动动某某个个键键，表表示示选选购购某某种种面面值值的的邮邮票票同同时时可可安安排排两两只只发发光光二二极极管管指示所选的面值。指示所选的面值。确认，取消各用一个按键输入。确认，取消各用一个按键输入。投投入入的的总总金金额额用用两两只只数数码码管管显显示示。其其显显示示的的数数字字应应随随着着硬币的投入或找出而变化

9、。硬币的投入或找出而变化。机器应有两个输出孔（这里用两个发光二极管代表），机器应有两个输出孔（这里用两个发光二极管代表），一个输出邮票，一个输出找回的硬币。一个输出邮票，一个输出找回的硬币。n n找找回回的的硬硬币币按按由由大大到到小小原原则则逐逐个个输输出出,每每输输出出一一枚枚,数数码码管管上上的的数数字字就就减减去去相相应应的的数数。找找零零的的过过程程可可用用一一个个按按键键控控制制，每每按按一一次次键键，输输出出一一枚枚硬硬币币，直直到到计计数数器器上上显显示示数数字字为为零零。（也也可可只只安安排排一一个个输输出出孔孔，邮邮票票和和硬币皆由此孔输出）。硬币皆由此孔输出）。n n欠欠

10、资资信信号号和和拒拒收收信信号号可可用用发发光光二二极极管管或或其其它它方方法法表表示示，两两种信号应有所区别。种信号应有所区别。以上各项操作都可以用声音辅以上各项操作都可以用声音辅助指示，例如欠资和拒收，出助指示，例如欠资和拒收，出票和出硬币等。票和出硬币等。确认取消找零拒收 欠资邮票找零邮票 面值1元 5角 1角 1元 5角投 币 孔 自动售邮票机示意图四8位二进制乘法电路 n n1设计要求设计要求n n 8 8位二进制乘法采用移位相加的方法。即用乘数的各位数位二进制乘法采用移位相加的方法。即用乘数的各位数码，从低位开始依次与被乘数相乘，每相乘一次得到的积码，从低位开始依次与被乘数相乘，每

11、相乘一次得到的积称为部分积，将第一次（由乘数最低位与被乘数相乘）得称为部分积，将第一次（由乘数最低位与被乘数相乘）得到的部分积右移一位并与第二次得到的部分积相加，将加到的部分积右移一位并与第二次得到的部分积相加，将加得的和右移一位再与第三次得到的部分积相加，再将相加得的和右移一位再与第三次得到的部分积相加，再将相加的结果右移一位与第四次得到的部分积相加。直到所有的的结果右移一位与第四次得到的部分积相加。直到所有的部分积都被加过一次。部分积都被加过一次。例如：例如：例如：例如：被乘数被乘数（M7M6M5M4M3M2M1M0M7M6M5M4M3M2M1M0）和乘数）和乘数（N7N6N5N4N3N2

12、N1N0N7N6N5N4N3N2N1N0）分别为）分别为1101010111010101和和10010011,10010011,其计其计算过程如下：算过程如下：1 1 0 1 0 1 0 11 1 0 1 0 1 0 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 N0 1 1 0 1 0 1 0 1 N0与被乘数相乘的部分积，部分积右移一位与被乘数相乘的部分积，部分积右移一位 1 1 0 1 0 1 0 1 N11 1 0 1 0 1 0 1 N1与被乘数相乘的部分积与被乘数相乘的部分积 +1 1 0 1 0 1 0 1 +1 1 0 1

13、0 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 两个部分积之和，部分积之和右移一位两个部分积之和，部分积之和右移一位 +0 0 0 0 0 0 0 0 N2+0 0 0 0 0 0 0 0 N2与被乘数相乘的部分积与被乘数相乘的部分积 0 1 0 0 1 1 1 1 1 1 10 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 与前面部分积之和相加与前面部分积之和相加,部分积之和右移一部分

14、积之和右移一 +0 0 0 0 0 0 0 0 N4+0 0 0 0 0 0 0 0 N4与被乘数相乘的部分积与被乘数相乘的部分积 N7 N7与被乘数相乘的部分积与被乘数相乘的部分积 +1 1 0 1 0 1 0 1+1 1 0 1 0 1 0 1 1 1 1 1 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 0 1 0 0 1 0 0 1 1 1 1 与前面部分积之和相加与前面部分积之和相加 0 1 1 1 1 0 1 0 0 1 0 0 1 1 1 0 1 1 1 1 0 1 0 0 1 0 0 1 1 1 右移一位得到最后的积右移一位得到最后的积n n按照这种算法，可以得到

15、下图所示之框图和简单流程图。图中按照这种算法，可以得到下图所示之框图和简单流程图。图中按照这种算法，可以得到下图所示之框图和简单流程图。图中按照这种算法，可以得到下图所示之框图和简单流程图。图中Y Y寄存器存放被乘寄存器存放被乘寄存器存放被乘寄存器存放被乘数数数数MM，B B寄存器存放乘数寄存器存放乘数寄存器存放乘数寄存器存放乘数NN，A A累加器存放部分积。累加器存放部分积。累加器存放部分积。累加器存放部分积。A A和和和和Y Y中的数据在加法器中相中的数据在加法器中相中的数据在加法器中相中的数据在加法器中相加后送入加后送入加后送入加后送入A A中，而中，而中，而中，而A A和和和和B B相

16、级联又构成了一个相级联又构成了一个相级联又构成了一个相级联又构成了一个16bit16bit的移位寄存器，当它工作于移位的移位寄存器，当它工作于移位的移位寄存器，当它工作于移位的移位寄存器，当它工作于移位模式时，可以实现数据的右移。由于乘数的每一位不是模式时，可以实现数据的右移。由于乘数的每一位不是模式时，可以实现数据的右移。由于乘数的每一位不是模式时，可以实现数据的右移。由于乘数的每一位不是0 0就是就是就是就是1 1，对应的部分积不，对应的部分积不，对应的部分积不，对应的部分积不是是是是0 0就是被乘数本身，所以实际作部分积相加这一步时，只要根据乘数的对应位就是被乘数本身，所以实际作部分积相

17、加这一步时，只要根据乘数的对应位就是被乘数本身，所以实际作部分积相加这一步时，只要根据乘数的对应位就是被乘数本身，所以实际作部分积相加这一步时，只要根据乘数的对应位判断：如该位为判断：如该位为判断：如该位为判断：如该位为1 1，则将累加器中的数据加上被乘数再移位；如该位为，则将累加器中的数据加上被乘数再移位；如该位为，则将累加器中的数据加上被乘数再移位；如该位为，则将累加器中的数据加上被乘数再移位；如该位为0 0时，就不时，就不时，就不时，就不加被乘数而直接移位。运算时首先将累加器加被乘数而直接移位。运算时首先将累加器加被乘数而直接移位。运算时首先将累加器加被乘数而直接移位。运算时首先将累加器

18、A A清零，并将被乘数清零，并将被乘数清零，并将被乘数清零，并将被乘数MM和乘数和乘数和乘数和乘数NN分别分别分别分别存入寄存器存入寄存器存入寄存器存入寄存器Y Y和和和和B B，然后依据寄存器，然后依据寄存器，然后依据寄存器，然后依据寄存器B B中最右一位中最右一位中最右一位中最右一位B0B0（数据（数据（数据（数据N0N0）确定第一个部分）确定第一个部分）确定第一个部分）确定第一个部分积。将此部分积送入积。将此部分积送入积。将此部分积送入积。将此部分积送入A A累加器以后，将累加器以后，将累加器以后，将累加器以后，将A A连同寄存器连同寄存器连同寄存器连同寄存器B B右移一位，部分积的最低

19、位右移一位，部分积的最低位右移一位，部分积的最低位右移一位，部分积的最低位被移进寄存器被移进寄存器被移进寄存器被移进寄存器B B的最左位，乘数的最低位的最左位，乘数的最低位的最左位，乘数的最低位的最左位，乘数的最低位N0N0被移出寄存器被移出寄存器被移出寄存器被移出寄存器B B，而乘数的次低位，而乘数的次低位，而乘数的次低位，而乘数的次低位N1N1被移至寄存器被移至寄存器被移至寄存器被移至寄存器B B的的的的B0B0位。第二次仍然依据位。第二次仍然依据位。第二次仍然依据位。第二次仍然依据B0B0位的数据（位的数据（位的数据（位的数据（N1N1）来确定第二个部分）来确定第二个部分）来确定第二个部

20、分）来确定第二个部分积，将部分积与累加器中的数据相加后右移一位，积，将部分积与累加器中的数据相加后右移一位，积，将部分积与累加器中的数据相加后右移一位，积，将部分积与累加器中的数据相加后右移一位，N1N1又被移出寄存器，数据又被移出寄存器，数据又被移出寄存器，数据又被移出寄存器，数据N2N2被移到被移到被移到被移到B0B0位置。这样，经过位置。这样，经过位置。这样，经过位置。这样，经过8 8次部分积相加位的操作，完成次部分积相加位的操作，完成次部分积相加位的操作，完成次部分积相加位的操作，完成1 1次乘法运算，次乘法运算，次乘法运算，次乘法运算，乘数乘数乘数乘数NN恰好被移出寄存器恰好被移出寄

21、存器恰好被移出寄存器恰好被移出寄存器B B，寄存器，寄存器，寄存器，寄存器B B中保存的就是运算积的低中保存的就是运算积的低中保存的就是运算积的低中保存的就是运算积的低8 8位数据。移位相位数据。移位相位数据。移位相位数据。移位相加的次数应用一个计数器来控制，每移位一次，计数器计一个数。当计数器计得加的次数应用一个计数器来控制，每移位一次，计数器计一个数。当计数器计得加的次数应用一个计数器来控制，每移位一次，计数器计一个数。当计数器计得加的次数应用一个计数器来控制，每移位一次，计数器计一个数。当计数器计得8 8个数时，发出一个信号，使电路停止操作，并输出运算结果（流程图是按减法个数时，发出一个

22、信号，使电路停止操作，并输出运算结果（流程图是按减法个数时，发出一个信号，使电路停止操作，并输出运算结果（流程图是按减法个数时，发出一个信号，使电路停止操作，并输出运算结果（流程图是按减法计数器设计的，也可使用加法计数器）。计数器设计的，也可使用加法计数器）。计数器设计的，也可使用加法计数器）。计数器设计的，也可使用加法计数器）。累加器B寄存器加法器控制器Y寄存器C计数器乘数N积P被乘数M开始累加器A清除，寄存器B置乘数N寄存器Y置被乘数M计数器C置数字8A与Y.B0相加送A，计数器C减1，B分别右移1位，A0移到B7。运算结束，输出积PC=0？YESNO（A）电路框图（B）简单流程图 乘法器

23、的电路框图和流程图n n2设计提示设计提示 因因受受输输出出输输入入端端口口的的限限制制，乘乘数数和和被被乘乘数数需需分分两两拍拍依依次次送人，输出的高送人，输出的高8 8 位和低位和低8 8位也可分两拍显示。位也可分两拍显示。加加法法器器可可使使用用宏宏，一一个个8 8位位加加法法器器将将占占有有8 8个个GLBGLB，而而一一4 4位位加加法法器器宏宏只只占占2 2个个GLBGLB，因因此此在在不不考考虑虑运运算算速速度度的的情情况况下下，宜采用宜采用2 2个个4 4 位的加法器。位的加法器。累累加加器器在在执执行行右右移移功功能能时时，可可采采用用下下图图电电路路，这这样样不不仅仅可可以

24、以节节省省资资源源，还还因因为为相相加加和和移移位位操操作作在在同同一一拍拍进进行行，提提高了运算速度。高了运算速度。A7A6A5A4A3A2A1A0B7 加 法 运 算Y7Y6Y5Y4Y3Y2Y1Y0 累加器移位方式示意图五量程自动转换的数字式频率计 n n1 1设计要求设计要求设计要求设计要求设设计计一一个个3 3位位十十进进制制数数字字式式频频率率计计，其其测测量量范范围围为为1MHz1MHz。量量程程分分10kHz,100kHz10kHz,100kHz和和1MHz1MHz三三档档(最最大大读读数数分分别别为为9.99kHz,99.9kHz,999kHz)9.99kHz,99.9kHz,

25、999kHz)被被测测信信号号应应是是一一符符合合CMOSCMOS电电路路要要求求的的脉冲或正弦波。脉冲或正弦波。量程自动转换规则如下：量程自动转换规则如下：当当读读数数大大于于999999时时，频频率率计计处处于于超超量量程程状状态态。此此时时显显示示器器发发出出溢溢出出指指示示（最最高高位位显显示示F F，其其余余各各位位不不显显示示数数字字），下下一一次次测测量时，量程自动增大一档。量时，量程自动增大一档。当当读读数数小小于于000000时时，频频率率计计处处于于欠欠量量程程状状态态。下下次次测测量量时时，量量程减小一档。程减小一档。显示方式如下：显示方式如下：显示方式如下：显示方式如下

26、：采采用用记记忆忆显显示示方方式式，即即计计数数过过程程中中不不显显示示数数据据，待待计计数数过过程程结结束束后后，显显示示计计数数结结果果，并并将将此此显显示示结结果果保保持持到到下下一一次次计计数结束。显示时间应不小于数结束。显示时间应不小于1 1秒。秒。小数点位置随量程变更自动移位。小数点位置随量程变更自动移位。n n2设计提示设计提示 测测频频原原理理如如图图所所示示，其其中中时时基基信信号号应应为为0.1s 0.1s、和和 0.001s 0.001s（对应于（对应于10kHz10kHz、100kHz100kHz、和、和1MHz1MHz量程）。量程）。每每次次测测量量时时，用用由由时时

27、基基信信号号产产生生的的闸闸门门信信号号启启动动计计数数器器对对输输入入的的脉脉冲冲信信号号计计数数，闸闸门门信信号号结结束束即即将将计计数数结结果果送送入入锁锁存存器，然后将计数器清零，准备下一次计数。器，然后将计数器清零，准备下一次计数。如被测波形不好，可以通过施密特电路整形。施密特电路如被测波形不好，可以通过施密特电路整形。施密特电路可按图可按图 设计。设计。显示电路锁 存 器计 数 器闸 门被测信号 测频原理译码电路整形闸门控制信号被测信号闸门信号存储信号显示信号清零信号 频率计工作波形图六游戏电路模拟掷骰子 n n1 1设计要求设计要求设计要求设计要求 本游戏电路可供二人游戏。游戏者

28、每按动一次按本游戏电路可供二人游戏。游戏者每按动一次按键可得到（键可得到（1616）范围内的两个数，并按下列规）范围内的两个数，并按下列规则决定胜负。则决定胜负。第一场比赛，游戏者每人各按一次按键，所得第一场比赛，游戏者每人各按一次按键，所得二数之和为二数之和为7 7和和1111者胜，若无人取胜，则进行第者胜，若无人取胜，则进行第二场比赛。二场比赛。第二场比赛，游戏者每人各按一次按键，所得第二场比赛，游戏者每人各按一次按键，所得二数之和与第一场比赛相同者获胜，所得二数之二数之和与第一场比赛相同者获胜，所得二数之和为和为7 7 或或1111者负，若无人获胜或负，则重复进行，者负，若无人获胜或负，

29、则重复进行，直到出现胜者为止。直到出现胜者为止。n n2 2设计提示设计提示设计提示设计提示 掷骰子读数的产生电路，可以用两个能由掷骰子读数的产生电路，可以用两个能由1 1计到计到6 6的六进制计数器构成，并接成级联形式（的六进制计数器构成，并接成级联形式（6 61 1）用）用高速时钟驱动，以保证在按动按键时，两计数器的高速时钟驱动，以保证在按动按键时，两计数器的读数是随机的。该二读数还应锁存并用数码管显示。读数是随机的。该二读数还应锁存并用数码管显示。两个计数器读数之和应显示并存储，以便与第二两个计数器读数之和应显示并存储，以便与第二场比赛结果相比较。按键显示系统可以设计成两套，场比赛结果相

30、比较。按键显示系统可以设计成两套，游戏者每人一套，控制电路是公共的，也可设计成游戏者每人一套，控制电路是公共的，也可设计成一套系统，游戏者轮流按同一键游戏。控制器在收一套系统，游戏者轮流按同一键游戏。控制器在收到两个游戏者所按数据方才允许下一场比赛。到两个游戏者所按数据方才允许下一场比赛。比赛结果可以用发光二极管或数码管指示，并可比赛结果可以用发光二极管或数码管指示，并可伴有声音效果。伴有声音效果。七游戏电路模拟乒乓球比赛 n n1 1设计要求设计要求设计要求设计要求 本游戏电路可供二人游戏。本游戏电路可供二人游戏。左左、右右双双方方各各持持一一按按键键作作为为“球球拍拍”，实实验验板板上上一

31、一行行1616只只发发光光二二极极管管为为乒乒乓乓球球台台，其其中中那那只只发发光光的的发发光光二二极极管管代代表乒乓球所在位置。表乒乓球所在位置。左左、右右双双方方均均可可发发球球。发发球球时时，球球应应在在球球台台发发球球方方的的端端点点保保持持不不动动，“挥挥拍拍”时时球球才才可可逐逐步步左左移移或或右右移移，若若“击击球球”键键恰恰好好在在“球球”到到达达对对方方端端点点时时按按下下，则则发发出出短短促促的的击击球球声声，“球球”即即向向相相反反方方向向移移动动，若若按按键键偏偏早早或或偏偏晚晚，击击球球无无效效，无无击击球球声声发发出出，球球将将继继续续向向前前运运行行直直至至出出界

32、界，（即亮点消失）。记分板上给胜球者加分。（即亮点消失）。记分板上给胜球者加分。球速度分级或级。球速度分级或级。比赛规则可自定，胜负应有指比赛规则可自定，胜负应有指示。示。n n 2设计提示设计提示 球速变化的实现球速变化的实现 球球的的运运动动用用双双向向移移位位寄寄存存器器实实现现，球球速速即即移移位位寄寄存存器器时时钟钟速速率率，若若将将外外部部送送入入的的时时钟钟信信号号经经分分频频后后作作为为移移位位寄寄存存器器时时钟钟，并并设设置置种种外外时时钟钟速速率率（可可使使用用底底板板上上的的时时钟钟，也也可可设设计计个个振振荡荡器器实实现现），则则“球球”在在移移位位寄寄存存器器当当中中

33、的的每每一一位位上上将将停停留留个个外外时时钟钟节节拍拍，若若击击球球脉脉冲冲与与第第一一节节拍拍同同步步，则则回回球球速速度度最最高高，与与第第节节拍拍同同步步，则则回球速度最低。回球速度最低。击球输入应采取同步化处理，使之成为与外时击球输入应采取同步化处理，使之成为与外时钟同步，宽度为外时钟周期的脉冲。钟同步，宽度为外时钟周期的脉冲。八多功能数字钟 n n1 1设计要求设计要求设计要求设计要求在实时钟电路设计的基础上增加以下功能。在实时钟电路设计的基础上增加以下功能。在实时钟电路设计的基础上增加以下功能。在实时钟电路设计的基础上增加以下功能。正常模式，增加上，下午显示。正常模式，增加上，下

34、午显示。手手动动校校准准电电路路。按按动动方方式式键键，将将电电路路置置于于校校时时状状态态，则则计计时时电电路路可可用用手手动动方方式式校校准准，每每按按一一下下校校时时键键，时时计计数数器器加加1 1；按按动动方方式式键，将电路置于校分状态，以同样方式手动校分。键，将电路置于校分状态，以同样方式手动校分。整整点点报报时时，仿仿中中央央人人民民广广播播电电台台整整点点报报时时信信号号，从从5959分分5050秒秒起起每每隔隔秒秒发发出出一一次次低低音音“嘟嘟”信信号号（信信号号鸣鸣叫叫持持续续时时间间，间间隙隙时时间间）连连续续次次，到到达达整整点点（0000分分0000秒秒时时），发发一一

35、次次高高音音“哒哒”信号（信号持续时间秒）。信号（信号持续时间秒）。闹闹时时功功能能，按按动动方方式式键键，使使电电路路工工作作于于预预置置状状态态，此此时时显显示示器器与与时时钟钟脱脱开开，而而与与预预置置计计数数器器相相连连，利利用用前前面面手手动动校校时时，校校分分方方式式进进行行预预置置，预预置置后后回回到到正正常常模模式式。当当计计时时计计至至预预置置的的时时间间时时，扬扬声声器器发发出出闹闹铃铃信信号号，时时间间为为半半分分钟钟，闹闹铃铃信信号号可可以以用用开开关关“止止闹闹”，按按下下此此开开关关后后，闹闹铃铃声声立立刻刻中中止止，正正常常情情况况下下应应将将此此开开关关释放，否

36、则无闹时作用。释放，否则无闹时作用。秒表功能。按键开始计秒，按键停止计秒秒表功能。按键开始计秒，按键停止计秒并保持显示数不变，直到复位信号加入。并保持显示数不变，直到复位信号加入。n n2设计提示设计提示 输入信号用试验板板上输入信号用试验板板上1KHz1KHz或或4MHz4MHz信号的分频得到。信号的分频得到。闹铃信号与准点报时信号可直接使用试验板上的扬声器。闹铃信号与准点报时信号可直接使用试验板上的扬声器。校校时时，预预置置等等状状态态的的显显示示，宜宜采采用用间间断断式式，即即每每隔隔一一秒秒钟钟显显示示一一次次，显显示示时时间间半半秒秒，每每按按一一次次校校时时键键可可以以伴伴以以短短

37、促的音响。促的音响。时、分、秒显示之间，可利用数码管中的小数点区分，时、分、秒显示之间，可利用数码管中的小数点区分，在正常计时情况下，分秒之间的小数点也可闪动。在正常计时情况下，分秒之间的小数点也可闪动。九全自动电梯控制电路 n n1 1设计要求设计要求设计要求设计要求 设计一个层楼房全自动电梯控制电路，其功能如下：设计一个层楼房全自动电梯控制电路，其功能如下：每每层层楼楼电电梯梯入入口口处处设设有有上上，下下请请求求开开关关各各，电电梯梯内内设设有有乘乘客客到到达达层层次的停站要求开关。次的停站要求开关。有电梯所处位置指示装置和电梯上行，下行状态批示装置。有电梯所处位置指示装置和电梯上行，下

38、行状态批示装置。电电梯梯每每秒秒升升（降降）一一层层楼楼。到到达达某某一一层层楼楼时时，指指示示该该层层次次的的灯灯发发光光，并一直保持到电梯到达新一层为止。并一直保持到电梯到达新一层为止。电电梯梯到到达达有有停停站站请请求求的的楼楼层层后后，该该层层次次的的指指示示灯灯亮亮，经经过过.5S.5S，电电梯梯门门自自动动打打开开，开开门门指指示示灯灯亮亮，开开门门5S5S后后，电电梯梯门门自自动动关关闭闭（开开门门指指示示灯灯灭），电梯继续运行。灭），电梯继续运行。能能记记忆忆电电梯梯内内外外的的所所有有请请求求信信号号，并并按按照照电电梯梯运运行行规规则则次次第第响响应应，每每个请求信号保留至

39、执行后撤除。个请求信号保留至执行后撤除。电电梯梯运运行行规规则则，电电梯梯处处于于上上升升模模式式时时，只只响响应应比比电电梯梯所所在在位位置置高高的的层层次次的的上上楼楼请请求求信信号号，由由下下而而上上逐逐个个执执行行，直直到到最最后后一一个个请请示示执执行行完完毕毕。如如更更高高层层次次有有下下楼楼请请求求，则则直直接接升升到到有有下下楼楼请请求求的的楼楼层层接接客客，然然后后便便进进入入下下降降模模式式。电电梯梯处处于于下下降降模模式式时时与与之之相相反反，仅仅响响应应比比电电梯梯所所在在位位置置低低的的楼楼层层的的下下楼楼请请求求。电电梯梯执执行行完完所所有有的的请请求求后后，应应停

40、停在在最最后后所所在在的的位位置置不变，等待新的请求。不变，等待新的请求。开机（接通电源）时，电梯应停留在一楼，而各种上，下请求皆被清开机（接通电源）时，电梯应停留在一楼，而各种上，下请求皆被清除。除。n n2设计提示设计提示 用用实实验验板板上上提提供供的的按按键键开开关关作作为为上上楼楼（3 3个个）下下楼楼（3 3个个）请请求求，以以及及乘乘客客进进入入电电梯梯后后，要要求求停停靠靠楼楼层层的的开开关关。按按键键状态用发光二极管显示。状态用发光二极管显示。电电梯梯所所在在楼楼层层位位置置用用数数码码管管显显示示，另另用用二二只只发发光光二二极极管管显示上行状态和下行状态。显示上行状态和下

41、行状态。利利用用发发光光二二极极管管（只只）作作为为开开门门指指示示，其其时时序序如如下下图图所示。所示。电电梯梯开开门门时时间间可可以以要要求求延延长长，每每按按一一次次延延长长键键，自自按按键键时时开开始始延延长长5 5秒秒，可可以以连连续续使使用用。也也可可提提前前关关门门（按按动动关关门键）。门键）。电电梯梯运运行行过过程程中中，不不断断判判断断前前进进方方向向是是否否存存在在上上楼楼请请求求或或下下楼楼请请求求信信号号，如如到到达达某某层层后后，上上、下下方方均均无无请请求求，则则电梯停在该层，中止运行。电梯停在该层，中止运行。整个电梯控制电路的示意图基于基于FPGA的乐曲自动演奏器

42、设计的乐曲自动演奏器设计FPGA基于基于FPGA的乐曲自动演奏器设计的乐曲自动演奏器设计 用纯硬件完成乐曲演奏电路的设计与利用微处理器（CPU）实现相比逻辑要复杂得多，如不借助于功能强大的EDA工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。如何使用如何使用EDA工具实现基于工具实现基于FPGA的乐曲发生器的设计的乐曲发生器的设计？一、认识简谱一、认识简谱 乐曲中，每一音符对应着确定的频率，我们将乐曲中，每一音符对应着确定的频率，我们将每一音符的每一音符的频率常数频率常数和其相应的和其相应的节拍常数节拍常数作为一组，作为一组，按顺序将乐曲中的所有常数排列成一个表，然

43、后由按顺序将乐曲中的所有常数排列成一个表，然后由查表程序依次取出，产生音符并控制节奏，就可以查表程序依次取出，产生音符并控制节奏，就可以实现演奏效果。实现演奏效果。为了产生手弹的节奏感，在某些音符（例如两为了产生手弹的节奏感，在某些音符（例如两个相同音符）音插入一个时间单位的频率略有不同个相同音符）音插入一个时间单位的频率略有不同的音符。的音符。音符与频率音符与频率音符与频率音符与频率如何产生音符所对应的频率如何产生音符所对应的频率？产生音符所对应频率的方波信号产生音符所对应频率的方波信号例如产生例如产生“中音中音1”所对应的频率：所对应的频率：523.25Hz？分分 频频参考时钟参考时钟 f

44、s=3MHz（中音（中音1）分频系数计算：分频系数计算：M=6MHz/523.25Hz=?产生音符所对应频率的方波信号产生音符所对应频率的方波信号在输入参考频率在输入参考频率fc=3MHz时，时，计算简谱中所有音符的分频系计算简谱中所有音符的分频系数。数。实际上，只要各实际上，只要各个音符之间的相对频个音符之间的相对频率关系不变，演奏出率关系不变，演奏出的音乐听起来就不会的音乐听起来就不会“走调走调”。二、音符与持续时间（节拍）二、音符与持续时间（节拍）组成乐曲的每个音符除频率外，还有持续时间，组成乐曲的每个音符除频率外，还有持续时间，它可以由它可以由节拍控制器节拍控制器控制。对于四分音符为一

45、拍的乐控制。对于四分音符为一拍的乐谱，如果全音符的持续时间为一秒，那么谱，如果全音符的持续时间为一秒，那么8分音符就为分音符就为秒，四分音符为秒，二分音符为秒。秒，四分音符为秒，二分音符为秒。分分 频频M参考时钟参考时钟 fs=3MHz音符频率信号音符频率信号节拍控制器节拍控制器三、基于三、基于FPGA的乐曲自动演奏器的乐曲自动演奏器实现原理框图（实现原理框图（1）音符频率输出音符频率输出基本实现原理框图基本实现原理框图三、基于三、基于FPGA的乐曲自动演奏器的乐曲自动演奏器实现原理框图（实现原理框图（2）基于基于FPGA的嵌入式设计实现原理框图的嵌入式设计实现原理框图设计练习：设计练习：十一自选题目n n要求：要求：题目选好后，自定一个设计要求，并简要给出设计过程（框图）