ARM技术与ARM体系结构.ppt

《ARM技术与ARM体系结构.ppt》由会员分享，可在线阅读，更多相关《ARM技术与ARM体系结构.ppt（44页珍藏版）》请在得力文库 - 分享文档赚钱的网站上搜索。

1、1TM1n配套教材：配套教材：ARMARM嵌入式系统结构与编程嵌入式系统结构与编程，邱铁邱铁 编著，清华大学出版社，编著，清华大学出版社，2009,32009,3ARMARM嵌入式系统结构与编程嵌入式系统结构与编程2TM第第2章章ARM技术与技术与ARM体系结构体系结构本章主要介绍本章主要介绍ARM处理器的产生及版本发展历处理器的产生及版本发展历史，以及各个版本的典型处理器及应用情况和性能史，以及各个版本的典型处理器及应用情况和性能分析；分析；ARM处理器的内核调试结构，重点分析了处理器的内核调试结构，重点分析了ARM7TDMI-S、ARM9TDMI两种结构；两种结构；ARM处理器处理器的工作

2、模式及寄存器组织结构，分析了在什么情况的工作模式及寄存器组织结构，分析了在什么情况下进入到相应的工作模式；下进入到相应的工作模式；ARM处理器支持的内存处理器支持的内存数据存储格式，分为大端格式和小端格式；最后介数据存储格式，分为大端格式和小端格式；最后介绍了绍了ARM7的三级流水线运行机制和的三级流水线运行机制和ARM9的五级流的五级流水线运行机制。水线运行机制。3TM3内容提要内容提要21ARM体系结构版本与内核体系结构版本与内核22ARM内核模块内核模块23ARM处理器的工作模式处理器的工作模式24ARM内部寄存器内部寄存器25ARM异常处理异常处理26存储方式与存储器映射机制存储方式与

3、存储器映射机制27ARM流水线技术分析流水线技术分析4TM421ARM体系结构版本与内核体系结构版本与内核第一片第一片ARM处理器是处理器是1983年年10月到月到1985年年4月月间间在位于英国剑桥的在位于英国剑桥的AcornComputer公司开发公司开发1990年，年，ARM公司成立公司成立20世纪世纪90年代，年代，ARM快速进入世界市场快速进入世界市场1995年年StrongARM问世问世XScale是下一代是下一代StrongARM芯片的发展基础芯片的发展基础ARM10TDMI是是ARM处理器核中的高端产品处理器核中的高端产品ARM11是是ARM家族中性能最强的一个系列家族中性能最

4、强的一个系列5TM5211ARM体系结构版本体系结构版本ARM7TDMI4T1支持Halfword 和signed halfword/byte 和System mode支持Thumb指令集24ARM9TDMIARM720TARM940T改良的ARM/Thumb 交互作用以及CLZ 指令5TESaturated mathsDSP multiply-accumulate instructionsXScaleARM1020EARM9E-SARM966E-S3早期的ARMsARM9EJ-S5TEJARM7EJ-SARM926EJ-SJazelle支持Java字节码6ARM11SIMDSISIMDMDS

5、SIMD7ARMCotex6TM6n第一阶段第一阶段：n版本版本V1、V2、V3这这3个早期个早期ARM版本功能单版本功能单一，没有大范围占领市场，主要是处于开发一，没有大范围占领市场，主要是处于开发和实验阶段和实验阶段n第二阶段：第二阶段：n从从ARM4开始，开始，ARM体系结构处于完善和提体系结构处于完善和提高阶段高阶段7TM7n 版本版本4 4与以前版本相比增加了下列指令与以前版本相比增加了下列指令:有有符符号号、无无符符号号的的半半字字和和有有符符号号字字节节的的load和和store指令。指令。增增加加了了T变变种种，处处理理器器可可以以工工作作于于Thumb状状态态，在在该状态下的

6、指令集是该状态下的指令集是16位的位的Thumb指令集。指令集。增加了处理器的特权模式。在该模式下，使用的是增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。用户模式下的寄存器。8TM8n版本版本5 5主要由两个变型版本主要由两个变型版本5 5T T、5TE5TE组成组成 n相比与版本相比与版本4 4，版本，版本5 5的指令集有了如下的变化：的指令集有了如下的变化：提高了提高了T T变种中变种中ARM/ThumbARM/Thumb混合使用的效率。混合使用的效率。增增加加前前导导零零记记数数（CLZCLZ）指指令令，该该指指令令可可使使整整数数除除法法和和中中断断优先级排队操作更为

7、有效；优先级排队操作更为有效；增加了增加了BKPTBKPT（软件断点）指令；软件断点）指令；为协处理器设计提供了更多的可供选择的指令；为协处理器设计提供了更多的可供选择的指令；更加严格地定义了乘法指令对条件码标志位的影响。更加严格地定义了乘法指令对条件码标志位的影响。9TM9nARMARM体体系系版本6是是20012001年年发发布布的的。新新架架构构v6v6在在降降低低耗耗电电量量的的同同时时还还强强化化了了图图形形处处理理性性能能。通通过过追追加加有有效效进进行行多多媒媒体体处处理理的的SIMDSIMD功功能能，将将语语音音及及图图像像的的处处理理功功能能提提高高到到了了原原机机型型的的4

8、 4倍倍。ARMARM体体系系版版本本6 6首首先先在在20022002年年春春季季发发布布的的ARM11ARM11处理器中使用。处理器中使用。10TM102.1.2ARM体系结构的基本版本命名规则体系结构的基本版本命名规则ARMxyzTDMIEJF-Sn大括号内的字母是可选的，各个字母的含义如下：大括号内的字母是可选的，各个字母的含义如下：nx系列号，例如系列号，例如ARM7中的中的“7”、ARM9中的中的“9”；ny内部存储管理内部存储管理/保护单元，例如保护单元，例如ARM72中的中的“2”、ARM94中的中的“4”；nz内含有高速缓存内含有高速缓存Cache；nT技持技持16位的位的T

9、humb指令集；指令集；nD支持支持JTAG片上调试；片上调试；nM支持用于长乘法操作（支持用于长乘法操作（64位结果）的位结果）的ARM指令，包含快速乘法器；指令，包含快速乘法器；nI带有嵌入式追踪宏单元带有嵌入式追踪宏单元ETM（EmbeddedTraceMacro），用来设），用来设置断点和观察点的调试硬件；置断点和观察点的调试硬件；11TM11续续nE 增强型增强型DSP指令（基于指令（基于TDMI）；）；nJ 含有含有Java加速器加速器Jazelle，与，与Java虚拟机相比，虚拟机相比，Java加速器加速器Jazelle使使Java代码运行速度提高了代码运行速度提高了8倍，功耗倍

10、，功耗降低到原来的降低到原来的80%；nF 向量浮点单元；向量浮点单元；nS可综合版本，意味着处理器内核是以源代码形式提供可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以被编译成一种易于的。这种源代码形式又可以被编译成一种易于EDA工具使用工具使用的形式。的形式。12TM12ARM体系结构的基本版本体系结构的基本版本版本版本版本变版本变种种系列号系列号处理器核处理器核V1V1ARM1ARM1V2V2ARM2ARM2V2aARM2aSARM3ARM3V3V3ARM6ARM6、ARM600、ARM610ARM7ARM7、ARM700、ARM710V4V4TARM7TDMI、A

11、RM710T、ARM720T、ARM740TV4ARM8StrongARM、ARM8、ARM810V4TARM9ARM9TDMI、ARM920T、ARM940TV5V5TEARM9E-SARM10ARM10TDMI、ARM1020EV6V6ARM11ARM11、ARM11562-S、ARM1156T2F-S、ARM11JZF-SV7V7ARM CotexARM Cotex-A8、ARM Cotex-R4、ARM Cotex-M313TM13内核模块内核模块nARM处理器一般都带有嵌入式追踪宏单元处理器一般都带有嵌入式追踪宏单元ETM（EmbeddedTraceMacro），它是），它是ARM公

12、司自己推出的调试工具公司自己推出的调试工具14TM14ARM调试结构调试结构15TM15221 ARM7TDMI-S内核结构内核结构nARM7TDMI-S是一款是一款32位嵌入式位嵌入式RISC处理处理器。它作为优化的硬核是性能、功耗和面积器。它作为优化的硬核是性能、功耗和面积特性的最佳组合。使用特性的最佳组合。使用ARM7TDMI核使得系核使得系统设计师能够设计出小尺寸、低功耗以及高统设计师能够设计出小尺寸、低功耗以及高性能的嵌入式设备。性能的嵌入式设备。16TM16ARM7TDMInARM7TDMI 是基于 ARM7 内核n3MIPS/MHznCPI(CyclePerInstruction

13、)约为约为1.9nT-Thumb架构扩展架构扩展,提供两个独立的指令集：提供两个独立的指令集：nARM 指令，均为 32位nThumb指令，均为 16位n两种运行状态，用来选择哪个指令集被执行nD-内核具有内核具有Debug扩展结构扩展结构nM-增强乘法器增强乘法器支持支持64位结果位结果.nI -EmbeddedICE-RT逻辑逻辑-提供片上断点和提供片上断点和调试点支持调试点支持17TM17ARM7TDMI内核信号内核信号ARM7TDMI内核内核MCLKnIRQnFIQnRESETBUSENBIGENDISYNCnWAITVDDVSSAPEDBE协处理器接口协处理器接口存储器管理存储器管理

14、存储器接口存储器接口ABORTnOPCCPBCPAnCPInTRANSnM4:0MAS1:0nRWnMREQLOCKSEQnENOUTA31:0DOUT31:0DIN31:0D31:0电源电源总线控制总线控制时钟时钟配置配置中断中断18TM18ARM7TDMI方框图方框图ARM7TDMI内核内核TAP控制器控制器JTAG 接口数据总线控制信号D31:0地址总线A31:0DIN31:0DOUT31:0BUSSplitterEmbeddedICE逻辑逻辑19TM19乘法器乘法器ARM7TDMI内核内核指令指令解码解码地址地址自增器自增器nRESETnMREQSEQABORTnIRQnFIQnRWM

15、AS1:0LOCKnCPICPACPBnWAITMCLKnOPCBIGENDISYNCnTRANSnM4:0D31:0桶形桶形移位器移位器32位位ALUDBE写数据写数据寄存器寄存器读数据读数据寄存器寄存器地址寄存器地址寄存器寄存器寄存器A31:0ABE及及控制控制逻辑逻辑PC Update解码站解码站指令指令解码解码IncrementerPCABusBBusALUBus20TM20外部地址产生外部地址产生PC31:2 ARM StatePC31:1 Thumb StateALU31:0INC自增器自增器A31:0向量向量0 x1C0 x00地址地址寄存器寄存器21TM21n特特点：点：n32

16、/16位位RISC架构（架构（ARMv4T）。）。n具有最高性能和灵活性的具有最高性能和灵活性的32位位ARM指令集。指令集。n代码紧凑的代码紧凑的16位位Thumb指令集。指令集。n统一的总线接口，指令与数据都在统一的总线接口，指令与数据都在32位总线上传输。位总线上传输。n3级流水线。级流水线。n32位算术逻辑单元（位算术逻辑单元（ALU）。）。n极小的核心尺寸以及低功耗。极小的核心尺寸以及低功耗。n完全的静态操作。完全的静态操作。n协处理器接口。协处理器接口。n扩展的调试设备：扩展的调试设备：22TM22T标志位的作用标志位的作用161632-bit data16A1MuxThumb指令

17、指令解码解码MuxMuxT标志ARM指令指令解码解码阶段阶段1阶段阶段2D31:00110FetchDecodeExecute23TM23带带Cache的的ARM7TDMInARM710Tn8K统一的统一的cachen完整的内存管理单元（完整的内存管理单元（mmu），），支支持虚拟地址和存储器保护持虚拟地址和存储器保护n写缓冲写缓冲ARM720T同ARM710T，但支持 WinCEARM740T8K 统一的 cache内存管理单元写缓冲ARM7TDMI内核内核地址地址数据读AMBA接口接口写写缓冲缓冲MMU数据写数据ARM7xxT控制控制逻辑逻辑CacheAMBA总线总线接口接口JTAG 和非

18、 AMBA 信号CP1524TM24nARM7系列内核采用了三条流水线的内核结系列内核采用了三条流水线的内核结构，三级流水线分别为构，三级流水线分别为取指（取指（Fetch）、译码译码(Decode)、执行执行(Execute)25TM25n取指：取指：将指令从存储器中取出，放入指令将指令从存储器中取出，放入指令Cache中。中。n译码译码：由译码逻辑单元完成，是将在上一步指：由译码逻辑单元完成，是将在上一步指令令Cache中的指令进行解释，告诉中的指令进行解释，告诉CPU将如何将如何操作。操作。n执行：执行：这阶段包括移位操作、读通用寄存器内这阶段包括移位操作、读通用寄存器内容、输出结果、写

19、通用寄存器等。容、输出结果、写通用寄存器等。26TM26n需要注意的是，需要注意的是，PC指向正被取指的指令而不指向正被取指的指令而不是正在执行的指令是正在执行的指令:27TM27n详细信息见教材详细信息见教材ARM嵌入式系统结构与编嵌入式系统结构与编程程第第16页页28TM28222ARM9内核结构内核结构nARM920是一款是一款32位嵌入式位嵌入式RISC处理器内核。在处理器内核。在指令操作上采用指令操作上采用5级流水线级流水线.n取指取指：从指令：从指令Cache中读取指令。中读取指令。n译码译码：对指令进行译码，识别出是对哪个寄存器进行操作并从通用寄：对指令进行译码，识别出是对哪个寄

20、存器进行操作并从通用寄存器中读取操作数。存器中读取操作数。n执行执行：进行：进行ALU运算和移位操作，如果是对存储器操作的指令，则在运算和移位操作，如果是对存储器操作的指令，则在ALU中计算出要访问的存储器地址。中计算出要访问的存储器地址。n存储器访问存储器访问：如果是对存储器访问的指令，用来实现数据缓冲功能：如果是对存储器访问的指令，用来实现数据缓冲功能（通过数据（通过数据Cache）。）。n寄存器回写寄存器回写：将指令运算或操作结果写回到目标寄存器中。：将指令运算或操作结果写回到目标寄存器中。29TM29ARM920的的5级流水线操作级流水线操作30TM30处理器的工作模式处理器的工作模式

21、nARM技术的设计者将技术的设计者将ARM处理器在应用中可处理器在应用中可能产生的状态进行了分类，并针对同一类型能产生的状态进行了分类，并针对同一类型的异常状态设定了一个固定的入口点，当异的异常状态设定了一个固定的入口点，当异常产生时，程序会自动跳转到对应异常入口常产生时，程序会自动跳转到对应异常入口处进行异常服务。处进行异常服务。31TM31ARM处理器共有处理器共有7种工作模式种工作模式n1用户模式：用户模式：非特权模式，也就是正常程序非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下执行。执行的模式，大部分任务在这种模式下执行。在用户模式下，如果没异常发生，不允许应在用户模式下

22、，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有用程序自行改变处理器的工作模式，如果有异常发生，处理器会自动切换工作模式异常发生，处理器会自动切换工作模式n2FIQ模式：模式：也称为快速中断模式，支持高也称为快速中断模式，支持高速数据传输和通道处理，当一个高优先级速数据传输和通道处理，当一个高优先级(fast)中断产生时将会进入这种模式。中断产生时将会进入这种模式。32TM32n3IRQ模式：模式：也称为普通中断模式，也称为普通中断模式，:当一个当一个低优先级低优先级(normal)中断产生时将会进入这种中断产生时将会进入这种模式。在这模式下按中断的处理器方式又分模式。在这模式

23、下按中断的处理器方式又分为向量中断和非向量中断两种。通常的中断为向量中断和非向量中断两种。通常的中断处理都在处理都在IRQ模式下进行。模式下进行。n4SVC模式：模式：称之为管理模式，它是一种操称之为管理模式，它是一种操作系统保护模式。当复位或软中断指令执行作系统保护模式。当复位或软中断指令执行时处理器将进入这种模式。时处理器将进入这种模式。33TM33n5中止模式中止模式：当存取异常时将会进入这种模式，用：当存取异常时将会进入这种模式，用来处理存储器故障、实现虚拟存储或存储保护。来处理存储器故障、实现虚拟存储或存储保护。n6未定义指令异常模式：未定义指令异常模式：当执行未定义指令时会进当执行

24、未定义指令时会进入这种模式，主要是用来处理未定义的指令陷阱，入这种模式，主要是用来处理未定义的指令陷阱，支持硬件协处理器的软件仿真，因为未定义指令多支持硬件协处理器的软件仿真，因为未定义指令多发生在对协处理器的操作上。发生在对协处理器的操作上。n7系统模式：系统模式：使用和使用和User模式相同寄存器组的特模式相同寄存器组的特权模式，用来运行特权级的操作系统任务。权模式，用来运行特权级的操作系统任务。34TM34n在这在这7种工作模式中，除了用户模式以外，其种工作模式中，除了用户模式以外，其他他6种处理器模式可以称为特权模式，在这些种处理器模式可以称为特权模式，在这些模式下，程序可以访问所有的

25、系统资源，也模式下，程序可以访问所有的系统资源，也可以任意地进行处理器模式的切换。可以任意地进行处理器模式的切换。n在这在这6种特权模式中，除了系统模式外的其他种特权模式中，除了系统模式外的其他5种特权模式又称为异常模式，每种异常都对种特权模式又称为异常模式，每种异常都对应有自己的异常处理入口点。应有自己的异常处理入口点。35TM35内部寄存器内部寄存器nARM处理器共有处理器共有37个寄存器，这些寄存器包个寄存器，这些寄存器包括以下两类寄存器。括以下两类寄存器。n（1）31个通用寄存器个通用寄存器：包括程序计数器：包括程序计数器PC等，这等，这些寄存器都是些寄存器都是32位寄存器。位寄存器。

26、n（2）6个状态寄存器个状态寄存器：状态寄存器也是：状态寄存器也是32位的寄存位的寄存器，但是目前只使用了其中的器，但是目前只使用了其中的14位。位。36TM36r0r1r2r3r4r5r6r7r8r9r10r11r12r13(sp)r14(lr)r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrFIQIRQSVCUndefAbortUserModer0r1r2r3r4r5r6r7r8r9r10r11r12r13(sp

27、)r14(lr)r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersFIQIRQSVCUndefAbortr0r1r2r3r4r5r6r7r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp

28、)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserIRQSVCUndefAbortr8r9r10r11r12r13(sp)r14(lr)FIQModeIRQModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUs

29、erFIQSVCUndefAbortr13(sp)r14(lr)UndefModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserFIQIRQSVCAbortr13(sp)r14(lr)SVCModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)

30、cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserFIQIRQUndefAbortr13(sp)r14(lr)AbortModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)s

31、psrr8r9r10r11r12r13(sp)r14(lr)spsr当前可见寄存器当前可见寄存器备用寄存器备用寄存器UserFIQIRQSVCUndefr13(sp)r14(lr)ARM寄存器寄存器37TM37寄存器组织概要寄存器组织概要Usermoder0-r7,r15,andcpsrr8r9r10r11r12r13(sp)r14(lr)spsrFIQr8r9r10r11r12r13(sp)r14(lr)r15(pc)cpsrr0r1r2r3r4r5r6r7Userr13(sp)r14(lr)spsrIRQUsermoder0-r12,r15,andcpsrr13(sp)r14(lr)sps

32、rUndefUsermoder0-r12,r15,andcpsrr13(sp)r14(lr)spsrSVCUsermoder0-r12,r15,andcpsrr13(sp)r14(lr)spsrAbortUsermoder0-r12,r15,andcpsrThumbstateLowregistersThumbstateHighregistersNote:System模式使用模式使用user模式寄存器集模式寄存器集38TM38ARM寄存器寄存器nARM有有37个个32-Bits长的寄存器长的寄存器.n1个用作个用作PC(programcounter)n1个用作个用作CPSR(currentpro

33、gramstatusregister)n5个用作个用作SPSR(savedprogramstatusregisters)n30个通用寄存器个通用寄存器39TM39n当前处理器的模式决定着哪组寄存器可操作当前处理器的模式决定着哪组寄存器可操作.任何任何模式都可以存取：模式都可以存取：n相应的相应的r0-r12子集子集n相应的相应的r13(thestackpointer,sp)andr14(thelinkregister,lr)n相应的相应的r15(theprogramcounter,pc)n相应的相应的CPSR(currentprogramstatusregister,cpsr)n特权模式特权模

34、式(除除system模式模式)还可以存取；还可以存取；n相应的相应的spsr(savedprogramstatusregister)40TM40程序状态寄存器程序状态寄存器n条件位：条件位：nN=1-结果为负,0-结果为正或0nZ=1-结果为0,0-结果不为0nC=1-进位，进位，0-借位借位nV=1-结果溢出，0结果没溢出nQ位：位：n仅仅ARM5TE/J架构支持架构支持n指示增强型指示增强型DSP指令是否溢出指令是否溢出nJ位位n仅仅ARM5TE/J架构支持架构支持nJ=1:处理器处于处理器处于Jazelle状态状态n中断禁止位：中断禁止位：nI=1:禁止禁止IRQ.nF=1:禁止禁止FI

35、Q.nTBitn仅仅ARMxT架构支持架构支持nT=0:处理器处于处理器处于ARM状态状态nT=1:处理器处于处理器处于Thumb状态状态nMode位位(处理器模式位处理器模式位):n0b10000 Usern0b10001 FIQn0b10010 IRQn0b10011 Supervisorn0b10111 Abortn0b11011 Undefinedn0b11111 System2731N Z C V Q2867I F T mode1623 815 54024 U n d e f i n e dJ41TM41n当处理器执行在当处理器执行在ARM状态状态:n所有指令所有指令32bits宽宽

36、n所有指令必须所有指令必须word对齐对齐n所以所以pc值由由bits31:2决定决定,bits1:0未定义未定义(所以指令不能所以指令不能halfword/byte对齐对齐).程序指针程序指针PC(r15)42TM42n当处理器执行在当处理器执行在Thumb状态状态:n所有指令所有指令16bits宽宽n所有指令必须所有指令必须halfword对齐对齐n所以所以pc值由由bits31:1决定决定,bits0未定义未定义(所所以指令不能以指令不能byte对齐对齐).43TM第第2章章ARM技术与技术与ARM体系结构体系结构上半部上半部完完44TM44下半部内容提要下半部内容提要25ARM异常处理异常处理26存储方式与存储器映射机制存储方式与存储器映射机制27ARM流水线技术分析流水线技术分析